EDA與制造-AET-電子技術(shù)應(yīng)用

PCB的Gerer文件解析

嘉立創(chuàng)（JLCPCB）作為國(guó)內(nèi)領(lǐng)先的PCB打樣廠商，以高性價(jià)比和穩(wěn)定品質(zhì)贏得廣泛認(rèn)可。其6層板采用A級(jí)FR4板材，確保良好的電氣性能和機(jī)械強(qiáng)度，線寬精度可達(dá)3.5mil，滿足常規(guī)設(shè)計(jì)需求。嚴(yán)格執(zhí)行IPC Class 2標(biāo)準(zhǔn)，通過(guò)飛針測(cè)試全檢，保障線路連通性和絕緣可靠性。表面工藝如沉金、噴錫等均符合行業(yè)規(guī)范，焊盤(pán)平整度高，適合SMT貼片。此外，自動(dòng)化生產(chǎn)線和標(biāo)準(zhǔn)化管理減少了人為誤差，良率高。對(duì)于消費(fèi)電子、工控設(shè)備等應(yīng)用，以價(jià)格低品質(zhì)優(yōu)交期快，成為工程師和小批量生產(chǎn)的首選。

發(fā)表于：4/24/2025

傳智路資本擬30億美元出售半導(dǎo)體封測(cè)企業(yè)UTAC

4月23日消息，據(jù)彭博社援引知情人士報(bào)道稱，中國(guó)投資公司智路資本（Wise Road Capital）正考慮出售半導(dǎo)體封裝和測(cè)試公司新加坡聯(lián)合科技（UTAC）。

發(fā)表于：4/24/2025

意法半導(dǎo)體披露其全球計(jì)劃細(xì)節(jié),重塑制造布局和調(diào)整全球成本基數(shù)

2025年4月17日，中國(guó) – 服務(wù)多重電子應(yīng)用領(lǐng)域、全球排名前列的半導(dǎo)體公司意法半導(dǎo)體 (STMicroelectronics，簡(jiǎn)稱ST；紐約證券交易所代碼:STM) 披露了全球制造布局重塑計(jì)劃細(xì)節(jié)，進(jìn)一步更新了公司此前發(fā)布的全球計(jì)劃。

發(fā)表于：4/23/2025

中美關(guān)稅戰(zhàn)之下臺(tái)系功率元件廠急覓第三地產(chǎn)能

4月23日消息，據(jù)臺(tái)媒《工商時(shí)報(bào)》報(bào)道，受中美關(guān)稅戰(zhàn)等地緣政治因素影響，正迫使半導(dǎo)體供應(yīng)鏈重組。特別是在不少歐美客戶要求非中國(guó)大陸、非中國(guó)臺(tái)灣制造要求下，多家臺(tái)系功率半導(dǎo)體廠商都在尋覓新生產(chǎn)基地，以提升供應(yīng)鏈彈性。

發(fā)表于：4/23/2025

英特爾出售Altera多數(shù)股份交易細(xì)節(jié)曝光

英特爾出售 Altera 多數(shù)股份交易細(xì)節(jié)：將長(zhǎng)期維持同后者晶圓代工合作

發(fā)表于：4/23/2025

JetBrains宣布停用Aqua測(cè)試自動(dòng)化IDE

4 月 23 日消息，JetBrains 昨日（4 月 22 日）發(fā)布公告，宣布由于 Aqua 未能達(dá)到預(yù)期的市場(chǎng)采用率，公司決定停用這一專為 QA 工程師設(shè)計(jì)的自動(dòng)化測(cè)試 IDE 產(chǎn)品。

發(fā)表于：4/23/2025

意法半導(dǎo)體監(jiān)事會(huì)發(fā)表聲明對(duì)近期報(bào)道作出三點(diǎn)評(píng)論

4 月 15日，中國(guó) —— 意法半導(dǎo)體有限公司 (STMicroelectronics N.V.) 監(jiān)事會(huì)對(duì) 4 月 9 日意大利媒體的報(bào)道作出三點(diǎn)評(píng)論：

發(fā)表于：4/23/2025

傳SpaceX自建700X700mm面板級(jí)封裝產(chǎn)線

馬斯克旗下SpaceX進(jìn)軍半導(dǎo)體封裝，自建700X700毫米全球最大面板級(jí)封裝產(chǎn)線，采用扇出型技術(shù)整合衛(wèi)星芯片，推動(dòng)"由圓轉(zhuǎn)方"產(chǎn)業(yè)變革，加速美國(guó)制造與太空技術(shù)自主化。

發(fā)表于：4/22/2025

傳臺(tái)積電2nm已獲英特爾下單

4月22日消息，據(jù)臺(tái)媒《經(jīng)濟(jì)日本》報(bào)道，繼AMD之后，晶圓代工大廠臺(tái)積電最新的2nm制程已經(jīng)獲得了英特爾的下單。

發(fā)表于：4/22/2025

消息稱三星電子正推動(dòng)DRAM制程升級(jí)

4 月 22 日消息，臺(tái)媒《電子時(shí)報(bào)》今日稱，隨著三星電子推動(dòng) DRAM 內(nèi)存制程工藝的策略性轉(zhuǎn)換升級(jí)，多款采用老舊 1y nm（第二代 10nm 級(jí)）工藝 DRAM 顆粒的 DDR4 模組（內(nèi)存條）即將停產(chǎn)。具體來(lái)看，多家供應(yīng)鏈企業(yè)反饋收到產(chǎn)品 EOL（IT之家注：生命周期結(jié)束）通知函，多款 8GB 或 16GB 容量 DDR4 SODIMM / UDIMM 內(nèi)存條的最后訂購(gòu)日期是今年 6 年上旬，2025 年 12 月 10 日完成最后出貨。

發(fā)表于：4/22/2025

臺(tái)積電：無(wú)法保證半導(dǎo)體芯片不會(huì)被轉(zhuǎn)移到被禁企業(yè)

4月22日消息，據(jù)Tom's hardware報(bào)道，針對(duì)此前臺(tái)積電因在不知情的情況下為被美國(guó)列入黑名單的中企生產(chǎn)AI計(jì)算小芯片，或?qū)⒚媾R 10 億美元的罰款一事，臺(tái)積電在其最新的年度報(bào)告中承認(rèn)，在其代工的芯片離開(kāi)晶圓廠后，難以確保客戶不會(huì)將芯片轉(zhuǎn)移，以及了解芯片最終用途。換句話說(shuō)，臺(tái)積電不能保證類似的事件不會(huì)重演。

發(fā)表于：4/22/2025

印度提交埃米級(jí)芯片議案入局芯片戰(zhàn)

4月21日消息，印度聯(lián)合新聞社發(fā)布文章表示，印度頂尖研究機(jī)構(gòu)印度科學(xué)研究所（IISc）的30名科學(xué)家團(tuán)隊(duì)聯(lián)合向政府提交了一份開(kāi)發(fā)“埃級(jí)”芯片的議案，該芯片的尺寸遠(yuǎn)小于目前生產(chǎn)的最小芯片。

發(fā)表于：4/22/2025

臺(tái)積電美國(guó)廠4年巨虧400億臺(tái)幣南京廠大賺800億臺(tái)幣

4月21日消息，臺(tái)積電一直積極赴美投資建廠，總額高達(dá)1650億美元，計(jì)劃建設(shè)六座晶圓廠、兩座封裝廠、一座研發(fā)中心，未來(lái)甚至落地2nm、1.6nm級(jí)別先進(jìn)工藝，而因?yàn)榉N種原因，在內(nèi)地只能部署一些成熟工藝。根據(jù)臺(tái)積電最新公布的股東會(huì)年報(bào)，臺(tái)積電在美國(guó)亞利桑那州新建的工廠，2024年虧損近143億元新臺(tái)幣，成為最燒錢的海外廠區(qū)。在此前三年，臺(tái)積電美國(guó)工廠因?yàn)橐恢碧幱谇捌谕顿Y建設(shè)階段，也是虧損連連，而且持續(xù)擴(kuò)大，2021年、2022年、2023年分別達(dá)48.1億元新臺(tái)幣、94.3億元新臺(tái)幣、109.24億元新臺(tái)幣，四年合計(jì)虧損幾乎達(dá)到400億元新臺(tái)幣。

發(fā)表于：4/22/2025

Arm已將Artan基礎(chǔ)IP業(yè)務(wù)出售給了Cadence

近日，EDA及半導(dǎo)體IP大廠Cadence宣布，已與Arm達(dá)成最終協(xié)議，收購(gòu)Arm的Artisan基礎(chǔ)IP業(yè)務(wù)。該業(yè)務(wù)涵蓋標(biāo)準(zhǔn)單元庫(kù)、內(nèi)存編譯器以及針對(duì)領(lǐng)先代工廠先進(jìn)工藝節(jié)點(diǎn)優(yōu)化的通用I/O（GPIO）。此次交易將增強(qiáng)Cadence不斷擴(kuò)展的設(shè)計(jì)IP產(chǎn)品線，其核心產(chǎn)品包括領(lǐng)先的協(xié)議和接口IP、內(nèi)存接口IP、適用于最先進(jìn)節(jié)點(diǎn)的SerDes IP，以及即將收購(gòu)的Secure-IC公司提供的嵌入式安全I(xiàn)P。

發(fā)表于：4/21/2025

Intel 18A更多細(xì)節(jié)曝光

4月21日消息，根據(jù)VLSI 2025最新曝光的資料中，英特爾披露了更多的關(guān)于其最新的 Intel 18A制程的細(xì)節(jié)。根據(jù)英特爾官網(wǎng)的此前公布的資料顯示，Intel 18A采用了RibbonFET 環(huán)繞柵極晶體管(GAA) 技術(shù)，可實(shí)現(xiàn)電流的精確控制，同時(shí)還率先采用了業(yè)界首創(chuàng)的 PowerVia 背面供電技術(shù)，可將密度和單元利用率提高 5% 至 10%，并降低電阻供電下降，從而使 ISO 功率性能提高高達(dá) 4%，并且與正面功率設(shè)計(jì)相比，固有電阻 (IR) 下降大大降低。與Intel 3 工藝節(jié)點(diǎn)相比，Intel 18A的每瓦性能提高 15%，芯片密度提高 30% 。最新資料顯示，Intel 18A提供了高性能（HP）和高密度（HD）庫(kù)，具有全功能的技術(shù)設(shè)計(jì)功能和增強(qiáng)的設(shè)計(jì)易用性。在 PPA 比較中，Intel 18A 在標(biāo)準(zhǔn) Arm 內(nèi)核子塊上設(shè)法在 1.1V 電壓下提供 25% 的速度提高和 36% 的功耗降低。除此之外，Intel 18A 實(shí)現(xiàn)了比 Intel 3 更好的面積利用率，這意味著該工藝可以實(shí)現(xiàn)更好的面積效率和更高密度設(shè)計(jì)的潛力。

發(fā)表于：4/21/2025