可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的運動目標(biāo)檢測系統(tǒng)設(shè)計

針對運動目標(biāo)檢測技術(shù)在國防軍工領(lǐng)域的廣泛應(yīng)用，設(shè)計了一種基于FPGA的運動目標(biāo)檢測系統(tǒng)。利用CCD攝像頭采集帶有運動目標(biāo)的視頻圖像，并將采集后視頻圖像傳輸給SAA7113H進(jìn)行解碼，再將解碼后的數(shù)字信號供給FPGA實現(xiàn)幀間差分算法以達(dá)到運動目標(biāo)檢測的目的，之后將數(shù)據(jù)傳輸給SAA7121H芯片進(jìn)行編碼，并將編碼后的視頻數(shù)據(jù)在顯示單元中顯示。實驗測試結(jié)果表明，該運動目標(biāo)檢測系統(tǒng)能夠?qū)崟r地檢測出運動目標(biāo)，穩(wěn)定性高，實時性好。

發(fā)表于：10/7/2015

基于FPGA的智能車牌定位識別系統(tǒng)設(shè)計

智能交通體系中，專用計算機視覺系統(tǒng)即牌照識別技術(shù)（License Plate Reeognition，LPR）占有極其重要的地位。設(shè)計了一種基于FPGA平臺的智能車牌定位識別系統(tǒng)，在 EP2C35平臺上搭建SOPC系統(tǒng)，完成了車牌圖像定位、字符提取識別等功能。該設(shè)計采用FPGA為核心，大大減小了制板的面積，有效提高了系統(tǒng)定位的速度及準(zhǔn)確性；可定制的軟核Nios II處理器使得智能車牌識別系統(tǒng)具有了更大的靈活性。

發(fā)表于：10/7/2015

基于FPGA的高頻全數(shù)字低電平系統(tǒng)算法實現(xiàn)

本套加速器高頻低電平系統(tǒng)（LLRF）是中國ADS注入器II高頻系統(tǒng)的原型機，其工作頻率為162.5 MHz，以實現(xiàn)超導(dǎo)加速腔的幅度與相位穩(wěn)定控制和諧振頻率調(diào)節(jié)。該系統(tǒng)主要由射頻前端和數(shù)字信號處理FPGA兩部分組成。射頻前端主要實現(xiàn)高頻信號的上下變頻和電平匹配；數(shù)字信號處理FPGA是系統(tǒng)的核心，主要完成射頻信號幅值與相位的數(shù)字穩(wěn)定控制，超導(dǎo)腔諧振頻率控制，以及1 000 M以太網(wǎng)通信。在實驗室環(huán)境下，對該系統(tǒng)進(jìn)行了幅度和相位穩(wěn)定度測試，相位穩(wěn)定度峰峰值為±0.3°，有效值為0.09°，幅值相對穩(wěn)定度峰峰值為±5×10-3，有效值為3.2×10-3，達(dá)到了設(shè)計要求。

發(fā)表于：10/7/2015

某型雷達(dá)仿真訓(xùn)練系統(tǒng)PPI顯示設(shè)計與實現(xiàn)

開展了基于FPGA的雷達(dá)PPI顯示研究，介紹了PPI顯示的頂層模塊設(shè)計及功能組成，詳細(xì)闡述了航路目標(biāo)PPI顯示原理及實現(xiàn)方法、目標(biāo)坐標(biāo)參數(shù)轉(zhuǎn)換、參數(shù)信息格式轉(zhuǎn)換、串行通信及參數(shù)信息周期更新等功能IP核設(shè)計。并且簡要介紹了各功能模塊的仿真試驗情況及在硬件平臺中的性能測試情況。

發(fā)表于：9/29/2015

第十代產(chǎn)品見證Altera不斷前進(jìn)的創(chuàng)新之路

2015年9月23日，Altera2015年度技術(shù)日（北京站）期間，Altera公司產(chǎn)品營銷資深總監(jiān)Patrick Dorsey分享了電子系統(tǒng)設(shè)計的最新發(fā)展趨勢，以及Altera第十代產(chǎn)品的最新進(jìn)展。

發(fā)表于：9/28/2015

Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

新思科技（Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS）日前宣布：推出全新HAPS®-80基于FPGA的原型系統(tǒng)，該系統(tǒng)為Synopsys的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多FPGA性能，以及全新的專用高速時分復(fù)用（HSTDM）技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件，每顆FPGA可容納2600萬個ASIC門，結(jié)合ProtoCompiler設(shè)計自動化和調(diào)試軟件，可支持高達(dá)16億個ASIC門的設(shè)計。HAPS硬件與ProtoCompiler軟件的結(jié)合，極大地加速了軟件開發(fā)、硬件/軟件集成和系統(tǒng)驗證。

發(fā)表于：9/25/2015

基于RFID的BVIRE算法研究與改進(jìn)

在BVIRE算法的基礎(chǔ)上，利用閾值與定位標(biāo)簽的權(quán)值因子取倒數(shù)的方法，來排除誤差大的鄰近參考標(biāo)簽。實驗表明，新算法在整體定位精度上提高了18%。分析算法的環(huán)境影響因子,得出該新算法在路徑損耗指數(shù)n=1.8，虛擬標(biāo)簽網(wǎng)格數(shù)N=5，閾值為TH=2時為最佳適用環(huán)境。

發(fā)表于：9/24/2015

嵌入式領(lǐng)域,你要了解你的編譯器

我做嵌入式行業(yè)，編程也多和硬件打交道，好多人說編譯器只是工具，重要的在于算法和思想。這話說的本來沒錯，但要有一個條件在先：那就是你真正掌握了你所用的編譯器。但就我來看，真正熟悉編譯器的卻并不多見。當(dāng)你深入了解一個編譯器后，你能像用匯編一樣用C，可以像匯編那樣隨心所欲的操作MCU！

發(fā)表于：9/18/2015

為什么要學(xué)習(xí)編譯器課程？

所有優(yōu)秀的計算機科學(xué)學(xué)院都提供了編譯器課程，但是相對比較少的學(xué)校把它作為本科課程的必修部分。這篇文章回答了這個問題：為什么需要學(xué)習(xí)這門課？即使你從沒打算過編寫編譯器。

發(fā)表于：9/18/2015

王垠：談編譯器

由于早期的 Lisp 編譯器生成的代碼效率普遍低下，成為了 Lisp 失敗的主要原因之一。而現(xiàn)在的高性能 Lisp 編譯器（比如 Chez Scheme），其實已經(jīng)可以生成非常高效的代碼，甚至可以匹敵 C 程序的速度。如果你看得到我腦子里的東西，就會明白這完全不是吹牛，對我來說這是科學(xué)的結(jié)論。我在這里介紹一下我寫 Scheme 編譯器的經(jīng)歷，也許你就會從根本上明白為什么我會這么自信。這里的介紹其實不止針對函數(shù)式語言，而且針對所有語言的編譯器。

發(fā)表于：9/18/2015