可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

基于ZedBoard的SCA架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

ZedBoard是Xilinx公司首款融合了ARM Cortex A9雙核和7系列FPGA的全可編程片上系統(tǒng)，兼具ARM和FPGA兩者的優(yōu)勢(shì)，是小型化SCA實(shí)現(xiàn)的最佳嵌入式平臺(tái)之一。本文介紹了ZedBoard平臺(tái)的硬件結(jié)構(gòu)，并針對(duì)SCA架構(gòu)在專(zhuān)用硬件平臺(tái)上無(wú)法實(shí)現(xiàn)的問(wèn)題，通過(guò)分析研究MHAL硬件抽象層技術(shù)和OCP接口規(guī)范，設(shè)計(jì)了符合ZedBoard平臺(tái)硬件環(huán)境的MHAL硬件抽象接口和FPGA波形組件容器，有效地解決了SCA架構(gòu)在ZedBoard平臺(tái)上的實(shí)現(xiàn)問(wèn)題，為在ZedBoard上實(shí)現(xiàn)以SCA架構(gòu)為核心的系統(tǒng)開(kāi)發(fā)打下了基礎(chǔ)。

發(fā)表于：11/29/2015

當(dāng)FPGA遇到DRAM 帶寬不再是難題

在數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算這類(lèi)需要處理大量計(jì)算的系統(tǒng)中，一個(gè)很關(guān)鍵的制約因素就是存儲(chǔ)器帶寬。現(xiàn)實(shí)情況是，系統(tǒng)需要處理的數(shù)據(jù)量在不斷攀升，而存儲(chǔ)器子系統(tǒng)所能提供的帶寬與系統(tǒng)要求的帶寬差距卻越來(lái)越大，現(xiàn)有的DDR3、DDR4等存儲(chǔ)技術(shù)遠(yuǎn)遠(yuǎn)跟不上系統(tǒng)對(duì)帶寬需求的增加。

發(fā)表于：11/26/2015

英特爾FPGA：與Xeon封裝在一起，或采用“Sequoia”開(kāi)發(fā)代碼

阿爾特拉的產(chǎn)品群有兩種，一種是普通FPGA產(chǎn)品，一種是硬核集成ARM內(nèi)核的“SoC”產(chǎn)品。現(xiàn)行SoC產(chǎn)品與普通FPGA產(chǎn)品相比，邏輯單元(LE)數(shù)量陣容較少，但英特爾的新一代產(chǎn)品群將消除普通FPGA產(chǎn)品與SoC產(chǎn)品在LE數(shù)量陣容上的差異。

發(fā)表于：11/25/2015

Altera功能安全包與靈活的FPGA相結(jié)合

2015年11月24號(hào)，北京——Altera公司(NASDAQ: ALTR)今天宣布，開(kāi)始提供面向Nios® II嵌入式處理器的Altera®功能安全鎖步解決方案，這一解決方案降低了設(shè)計(jì)周期風(fēng)險(xiǎn)，幫助系統(tǒng)設(shè)計(jì)人員簡(jiǎn)化工業(yè)和汽車(chē)安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開(kāi)發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認(rèn)證工具流程，以及YOGITECH的知識(shí)產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶(hù)在Altera FPGA中輕松實(shí)現(xiàn)SIL3安全設(shè)計(jì)，包括低成本Cyclone® V FPGA和MAX® 10 FPGA系列。在11月24號(hào)至26號(hào)德國(guó)紐倫堡舉行的SPS IPC Drives大會(huì)上，Altera展位(3廳，270號(hào)展位)將演示這一解決方案。請(qǐng)?jiān)L問(wèn)www.altera.com.cn/safety，詳細(xì)了解功能安全、工業(yè)自動(dòng)化和工業(yè)以太網(wǎng)的Altera解決方案。

發(fā)表于：11/24/2015

IBM與賽靈思合作在服務(wù)器領(lǐng)域與英特爾一較高下

IBM于日前宣布，他們正在和芯片制造商賽靈思(Xilinx)展開(kāi)合作，將 Power處理器的使用范圍擴(kuò)大到服務(wù)器領(lǐng)域，希望能夠在數(shù)據(jù)中心市場(chǎng)上跟英特爾一較高下。這是IBM 在本周早些時(shí)候?qū)ν庑嫉囊粍t跟該公司旗下的Open Power計(jì)劃有關(guān)的消息。去年，IBM公司推出 Open Power 計(jì)劃的目的是為了將 Power 處理器的設(shè)計(jì)許可授權(quán)給其他公司，從而給這款產(chǎn)品注入新的生命力。

發(fā)表于：11/23/2015

基于FPGA的跨頻帶PLC信道模擬方法與實(shí)現(xiàn)

在電力線(xiàn)載波信道特性研究的基礎(chǔ)上，提出了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的跨頻帶電力線(xiàn)載波通信(PLC)信道模擬方法，并完成了模擬器實(shí)現(xiàn)。所提出方法能夠在150 kHz～10 MHz的跨頻帶范圍內(nèi)模擬通過(guò)現(xiàn)場(chǎng)測(cè)量取得的、或基于模型的電力線(xiàn)載波信道噪聲、傳輸函數(shù)，為PLC系統(tǒng)的測(cè)試與優(yōu)化提供了便捷高效的手段。進(jìn)一步對(duì)比現(xiàn)場(chǎng)實(shí)際信道與模擬信道條件下的PLC系統(tǒng)測(cè)試結(jié)果，驗(yàn)證了信道模擬的準(zhǔn)確性以及所提出方法的有效性。

發(fā)表于：11/22/2015

外資力薦高通并賽靈思對(duì)抗英特爾

時(shí)值歲末，但半導(dǎo)體業(yè)購(gòu)并可能還有壓軸，花旗半導(dǎo)體業(yè)分析師ChristopherDanely17日評(píng)估所有可能物件后認(rèn)為，臺(tái)積電客戶(hù)賽靈思(Xilinx)目前最具賣(mài)相，可能買(mǎi)主則是看上高通。

發(fā)表于：11/20/2015

基于FPGA的實(shí)時(shí)圖像邊沿檢測(cè)系統(tǒng)的實(shí)現(xiàn)

邊緣檢測(cè)是圖像處理中一個(gè)重要的分支，它的實(shí)現(xiàn)對(duì)于進(jìn)行更高層次的圖像識(shí)別和理解等有著重大的影響。系統(tǒng)采用FPGA+SDRAM實(shí)現(xiàn)了實(shí)時(shí)圖像的邊沿檢測(cè)。硬件采用流水線(xiàn)與并行處理的方式，提高了圖像處理的速率；算法實(shí)現(xiàn)結(jié)合了硬件語(yǔ)言編程與IP核模塊，減小了開(kāi)發(fā)周期，增強(qiáng)了系統(tǒng)的靈活性。實(shí)驗(yàn)結(jié)果顯示，該系統(tǒng)能夠有效地實(shí)現(xiàn)實(shí)時(shí)圖像的邊沿檢測(cè)，且檢測(cè)效果較好，能夠滿(mǎn)足后續(xù)圖像處理的需求。

發(fā)表于：11/19/2015

京微雅格：FPGA集成硬核MCU已成普遍趨勢(shì)

京微雅格成立于2005年，是國(guó)內(nèi)少有的幾家FPGA公司。目前已經(jīng)形成有了主打的云、山、河、星四大產(chǎn)品系列。實(shí)際上，在國(guó)際上已經(jīng)有了四家著名的FPGA公司，兩強(qiáng)是Xilinx和Altera，還有兩家規(guī)模相對(duì)較小，但是技術(shù)特點(diǎn)突出的Lattice和Microsemi。

發(fā)表于：11/19/2015

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)

2015年11月12號(hào)，北京——Altera公司(NASDAQ: ALTR)榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)，表彰Altera在技術(shù)特性和未來(lái)業(yè)務(wù)價(jià)值方面更勝一籌。該獎(jiǎng)項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號(hào)處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬(wàn)億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶(hù)針對(duì)大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度計(jì)算的領(lǐng)域來(lái)優(yōu)化設(shè)計(jì)。可以在http://bit.ly/1jSACuI上下載獲獎(jiǎng)總結(jié)報(bào)告。

發(fā)表于：11/18/2015