頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業(yè)領域向實現工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業(yè)必須在現有環(huán)境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 基于輪廓PCA的字母手勢識別算法研究 提出了一種改進的手勢檢測識別算法。首先對采集的手勢圖像綜合運用Krisch算子的背景差分與膚色分割等算法進行預處理，然后根據手勢的方向去除胳膊等非目標，截取手型區(qū)域。最后對手型圖像進行輪廓檢測，根據手型輪廓的二值圖像進行PCA降維，并與投影降維后的樣本計算空間距離，從而進行手勢分類。通過此方法可以快速、準確地檢測到手型區(qū)域，識別手型含義，且具有實時性。 發(fā)表于：10/14/2015 2×4 MIMO-OFDM系統中 K-Best檢測器的設計與實現 基于貝爾實驗室V-BLAST結構構建了2×4 MIMO-OFDM系統模型，并確定了該模型下K-Best算法的K值。之后對K-Best檢測器進行了硬件架構設計，采用Xilinx Virtex-5芯片對所設計檢測器加以實現，并給出檢測器資源消耗和時鐘頻率等性能指標，最后通過仿真驗證檢測器正確性。 發(fā)表于：10/12/2015 歐盟將無條件批準英特爾收購Altera 路透社今日援引兩位知情人士的消息稱，歐盟很快將無條件批準英特爾收購Altera交易。英特爾今年6月1日宣布，將以約167億美元的現金收購可編程邏輯芯片巨頭Altera。英特爾此舉旨在強化公司的數據中心芯片業(yè)務，開發(fā)用于汽車、智能手表和其他“物聯網”設備芯片。 發(fā)表于：10/12/2015 全新VersaClock 6可編程時鐘發(fā)生器能夠提供屢獲殊榮的IDT VersaClock 系列產品的最佳的性能 美國加利福尼亞州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可編程時鐘發(fā)生器系列，能夠針對要求苛刻的高性能應用提供高靈活性和低功耗的時序解決方案。VersaClock®6系列產品具有低于500飛秒（fs）的RMS（均方根）相位抖動，能夠提供屢獲殊榮的IDT VersaClock 系列產品目前最佳的性能，實現了抖動性能、靈活性和低工作功耗的出眾組合。 發(fā)表于：10/11/2015 基于FPGA和DSPIC30F6014A的數據記錄器設計 針對目前飛行數據記錄器對數據的大容量和高速存儲的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫U盤數據，并添加FPGA控制讀寫大容量Flash數據作為高速數據緩沖以實現脫離計算機存儲高速大容量數據至U盤的設計方案。該方案能夠實現大容量數據存儲功能，并能夠極大地提高U盤讀寫數據的速度，具有設備體積小、成本低和便于攜帶等優(yōu)點，很大程度緩解了數據存儲的壓力，具有很廣闊的應用前景。 發(fā)表于：10/11/2015 基于FPGA高速圖像數據的存儲及顯示設計 設計了一種基于FPGA控制Nand Flash陣列實現高速流水線式存儲的方案。設計利用FPGA作為主控制器，通過CameraLink輸入通信接口將圖像數據經過一/二級緩存寫入Flash存儲陣列中，并采用DMA傳輸技術將存儲后的圖像數據上傳至計算機硬盤中作進一步處理；同時，利用SDRAM顯存實時刷新數據，FPGA構造相應的VGA信號，最終實現100 MB/s圖像數據的實時顯示。 發(fā)表于：10/11/2015 一種抑制電路溫度漂移影響的高溫測量系統 設計了一種耐155 ℃高溫的井下測量系統，為了滿足多通道信號的測量，其前置放大電路采用分時復用的工作機制，刻度信號與目標信號通過模擬開關分時送至前置放大器。發(fā)射電流經取樣后得到參考信號，運用數字相敏檢波算法計算其幅度和相位，為分時導通的刻度信號和目標信號提供相位基準。通過對模擬通道進行實時的刻度，確保測量結果不隨電路的溫度漂移而發(fā)生變化。實驗結果表明，該方法能有效地抑制溫漂對測量系統的影響。 發(fā)表于：10/11/2015 基于ARM+FPGA的引信信息測試系統設計與實現 引信信息交聯信號具有快速性、瞬時性和高頻率等特性。通過嵌入式系統和FPGA設計實現了一種引信信息交聯信號的測試系統，能同時對多路引信交聯信息進行實時檢測、信息發(fā)送裝定和反饋，通過對高頻瞬時信號的信息處理，設計專用調制解調與編碼解碼電路和人機交互應用程序。設計的測試系統經過多次試驗，驗證了其有效性和準確性。 發(fā)表于：10/9/2015 Xilinx多重處理系統芯片提前出貨 賽靈思(Xilinx)宣布提早一季為首位客戶出貨業(yè)界首款16nm多重處理系統晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶能夠開始設計及提供基于MPSoC的系統。 發(fā)表于：10/9/2015 一種新型圖像壓縮系統的設計 為打破傳統的攝像機-采集卡-存儲卡為一體的簡單采集存儲設計模式，實現模擬視頻和數字視頻雙采集及數據壓縮、高速傳輸的新模式，設計了一種以FPGA為控制核心、DSP為圖像數據處理中心、IP核的生成與雙SDRAM乒乓緩存協同工作為技巧、PCI卡高速傳輸為手段的圖像壓縮系統。DSP邏輯編碼的改進使圖像壓縮比得到進一步提高。通過實際測試，圖像的壓縮比可達26:1；FPGA+DSP+PCI卡的綜合使用使處理圖像數據的速度提高至少50％，圖像轉存速率更是達到了38 MB/s。 發(fā)表于：10/8/2015 ?…179180181182183184185186187188…?
