C程序的Verilog HDL實現(xiàn)

隨著電子信息技術的不斷發(fā)展，電子系統(tǒng)模塊化的設計思想已經(jīng)深入人心。因此，加強軟件和硬件模塊設計經(jīng)驗的相互借鑒意義重大。針對這種情況，借助于有限狀態(tài)機理論，提出了一種將C程序轉化成Verilog HDL描述的具體方法。同時，詳細介紹了有限狀態(tài)機理論，分析了在利用有限狀態(tài)機進行設計時應該遵循的準則，并給出了一個具體的轉化實例和最終的仿真結果。從仿真結果可以看出此方法是可行的。

發(fā)表于：12/9/2015

基于差分演化的果蠅優(yōu)化算法

針對基本果蠅優(yōu)化算法在求解高維函數(shù)時存在求解精度低、迭代收斂速度較慢等問題，提出一種基于差分演化的果蠅優(yōu)化算法。該算法將差分演化策略融合到果蠅優(yōu)化算法中，對每代產(chǎn)生的群體進行變異、交叉、選擇操作，增加種群的多樣性，使其能更快、更有效地求解高維函數(shù)問題。對12個基準函數(shù)進行了仿真驗證，結果表明，與基本的果蠅優(yōu)化算法和差分演化算法相比，新算法在收斂速度、求解精度上都具有明顯的優(yōu)越性。

發(fā)表于：12/9/2015

萊迪思半導體公司推出用于可穿戴設備開發(fā)的iCE40 Ultra?平臺

美國俄勒岡州波特蘭市 – 2015年12月1日 –萊迪思半導體公司（NASDAQ: LSCC），客制化智能互連解決方案市場的領先供應商，今日宣布推出一款用于低功耗消費類可穿戴設備設計的開發(fā)平臺。該平臺基于iCE40 Ultra? FPGA，具備大量傳感器和外圍設備，是用于各類可穿戴設備設計的理想平臺。

發(fā)表于：12/4/2015

基于FPGA手指靜脈圖像采集系統(tǒng)的研制

分析了手指靜脈成像原理，研制了以FPGA為主控芯片的手指靜脈采集系統(tǒng)，該系統(tǒng)由手指靜脈圖像采集裝置、圖像采集控制模塊、圖像緩存控制模塊和LCD顯示控制模塊等構成。實驗結果表明，采用波長為850 nm的近紅外光源模塊、MT9V034攝像頭、VIP_Board Full FPGA開發(fā)板、5.0寸TFT LCD顯示屏組成的手指靜脈采集顯示系統(tǒng)體積小、采集實時性強，顯示的手指靜脈圖像紋路清晰，具有良好的穩(wěn)定性。基于FPGA手指靜脈采集系統(tǒng)穩(wěn)定清晰，具有巨大市場價值

發(fā)表于：12/1/2015

基于ADV212的雷達圖像壓縮傳輸系統(tǒng)

針對雷達圖像數(shù)據(jù)量大實時性要求高的特點，設計了一種新的基于FPGA和ADV212的雷達圖像壓縮與傳輸系統(tǒng)，實現(xiàn)對4 096級方位量化和最大4 096級距離量化的雷達圖像進行實時JPEG2000壓縮。通過所設計的分片壓縮方式把雷達圖像分段，每段分別壓縮，并配合乒乓緩存來減小壓縮到傳輸?shù)难訒r。系統(tǒng)基于可配置設計，可配置圖像的壓縮率及雷達圖像的分辨率。采用ADV212實現(xiàn)對圖像的壓縮，F(xiàn)PGA實現(xiàn)各功能模塊，W5500實現(xiàn)數(shù)據(jù)傳輸。實驗結果表明，系統(tǒng)能夠實現(xiàn)對雷達圖像實時壓縮和傳輸?shù)囊蟆?/a>

基于FPGA的微震信息采集系統(tǒng)研究

針對煤炭開采過程中地質災害預防的技術障礙問題，提出了一種基于FPGA的礦山微震監(jiān)測系統(tǒng)。系統(tǒng)以FPGA為核心處理器，對采集的微震信號進行放大、濾波等一系列處理。其中，信號的放大系數(shù)可根據(jù)不同的采集環(huán)境進行相應的配置；系統(tǒng)還增加了乒乓緩存模塊和數(shù)字濾波模塊，加快了數(shù)據(jù)的處理速度，提高了數(shù)據(jù)的處理精度；微震信息數(shù)據(jù)通過以太網(wǎng)傳輸，減少了誤碼率，實現(xiàn)了遠程監(jiān)測。最后，選擇系統(tǒng)的幾個采集通道進行了現(xiàn)場的實驗測試，實驗結果驗證了該方案的可行性。

發(fā)表于：12/1/2015

基于FPGA的圖像采集與存儲系統(tǒng)設計

設計了一種針對具有大數(shù)據(jù)量特點圖像數(shù)據(jù)采集、存儲及長線回讀的測控系統(tǒng)。在控制信號的作用下，此測控系統(tǒng)將CMOS傳感器采集的大容量數(shù)據(jù)存儲到Flash芯片中。存儲完成后，通過LVDS總線，將Flash芯片中存儲的數(shù)據(jù)回傳到上位機進行存盤并顯示。實驗證明，此系統(tǒng)穩(wěn)定性高，在工業(yè)控制領域具有借鑒意義。

發(fā)表于：11/30/2015

基于FPGA CFGLUT5的可變FIR濾波器的實現(xiàn)

為實現(xiàn)系數(shù)可變FIR濾波器，以31階FIR濾波器為例，在分布式算術結構的可變FIR濾波器基礎上，利用FPGA可重構單元CFGLUT5的動態(tài)配置功能實現(xiàn)可重用結構共享，減少資源消耗，提高可變?yōu)V波器的硬件效率，在Xilinx Spartan6的器件上實現(xiàn)并驗證了該可變FIR濾波器結構。結果表明，在滿足工作模式切換性能的同時可以減少約25倍的占用資源（LUT），并明顯提高了系統(tǒng)的速度。

發(fā)表于：11/30/2015

基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設計

介紹了新型高速數(shù)字相機PT-41-04M60的基本功能和配置方法，4M60相機使用Camera Link接口傳輸數(shù)據(jù)。根據(jù)Camera Link接口標準與協(xié)議，以FPGA為主控單元，設計了Camera Link協(xié)議的硬件電路實現(xiàn)圖像采集。FPGA開發(fā)板采用Xilinx公司Virtex-6系列的XC6VLX240T，充分滿足設計需求。實驗結果證明系統(tǒng)能夠成功地實現(xiàn)圖像采集并顯示。

發(fā)表于：11/30/2015

基于PCIe的DMA傳輸在UM-BUS測試系統(tǒng)中的設計與應用

動態(tài)可重構高速串行總線(UM-BUS)是一種利用多通道并發(fā)冗余的方式來實現(xiàn)總線動態(tài)容錯的高速串行總線。它的測試系統(tǒng)可以實現(xiàn)對總線的通信過程進行監(jiān)測、存儲與分析。由于測試系統(tǒng)需要在數(shù)據(jù)采集終端與PC之間建立高帶寬的通信通道，設計了UM-BUS總線測試系統(tǒng)的PCIe2.0 x1通道的應用方案，設計并實現(xiàn)了基于FPGA的PCIe總線DMA數(shù)據(jù)傳輸方案。實驗測試結果表明，實際傳輸速度可以穩(wěn)定達到200 MB/s以上，完全滿足總線測試系統(tǒng)中對數(shù)據(jù)傳輸速率的要求。

發(fā)表于：11/30/2015