究竟誰握有最佳的半導體制程技術?業(yè)界分析師們的看法莫衷一是,。但有鑒于主題本身的復雜度以及晶片制造商本身傳遞的訊息不明確，就不難瞭解為什么分析師的看法如此分歧了,。
市場研究機構Linley Group首席分析師Linley Gwennap表示,，英特爾(Intel)將在10nm制程優(yōu)于臺積電(TSMC)與三星(Samsung)，就像在14nm時一樣,。VLSI Research執(zhí)行長G. Dan Hutcheson認為,，臺積電即將量產的10nm制程將大幅超越英特爾的14nm節(jié)點，而且臺積電正以較英特爾更快的速度超前進展,。此 外,，International Business Strategies (IBS)創(chuàng)辦人兼執(zhí)行長Handel Jones則指出，英特爾與臺積電的10nm制程技術性能旗鼓相當,。
但各方均同意,，有多種變數決定了元件如何制造，對于不同類型晶片的影響也各不相同,。分析師們也把責任歸咎于行銷部門,，認為他們經常是讓情況變得更加模糊，而非厘清現實,。
“事實上,，沒有一種衡量方式能夠決定一項技術的性能、功耗與電晶體密度,，”Jones說,，“金屬層M1間距十分重要，但局部互連也會影響到布線的閘極密度與性能;閘極間距對于閘極密度相當重要,，但鰭片高度也明顯影響性能,。”
“互連延遲正成為重大的挑戰(zhàn),，尤其是在10nm時有80%的性能都取決于互連延遲的影響,，”他補充說。
從Linley Group的衡量指標來看,，英特爾比臺積電和三星更具優(yōu)勢
(來源：Linley Group)
FinFET的高度與線寬可作為衡量技術節(jié)點與晶片制造商實力的良好指標,。Hutcheson認同這一觀點,，他并表示，SRAM的單元尺寸也值得考慮,。
但是,，“我認為技術進展的終極衡量標準在于隨著每一技術節(jié)點倍增密度的能力，”Hutcheson說,，“英特爾至今在每一節(jié)點都是這么做的,。”
也就是說,，臺積電在10nm達到的M1金屬層間距已“完整微縮(?70%),，領先英特爾的14nm，”Hutcheson強調,，英特爾持續(xù)14nm節(jié)點已經2年了,。
隨著近期披露10nm與7nm計劃，“臺積電不僅證明擁有扳回勝局的魔力,，同時還踩著比任何人更快的進展步調,，”他補充說。
同時,，盡管在今年1月,，一些業(yè)界還不那么看好其16/14 nm節(jié)點，但臺積電目前的16nm節(jié)點“在相同的時間架構下,，已經在營收與良率方面雙雙超越了28nm,，”他強調。
節(jié)點性能與名稱無關?
Gwennap表示,，技術節(jié)點的傳統衡量標準是電晶體尺寸,，亦即所測得的最小閘極長度。然而,，歸功于市場行銷的努力,，如今的節(jié)點名稱不再與閘極測量結果吻合了，“但其差距也不算太大——英特爾14nm制程的閘極長度約相當于三星(Samsung)的20nm,?！?/p>
不過，Gwennap說,，臺積電和三星目前“在速度與密度方面都遠落后英特爾的14nm制程，”以此來看,，他認為三星的節(jié)點更適合稱為17nm,，臺積電則為19nm?！邦A計在10nm時的情況類似...三星與臺積電將在速度與密度方面落后英特爾約半節(jié)點,?！?/p>
然 而，光是最小閘極長度并不足以決定一切,，Chipworks資深研究員兼技術分析師Andy Wei表示,，“定調一項技術是否最優(yōu)高度取決于與面積微縮有關的制程成本?？蓺w結為比較布線單元級的技術能力,，以及達到該密度所需的成 本，Chipworks正是以此作為基準”,。
Linley Group認為,，三星可望最先推出10nm制程，但英特爾的表現會更優(yōu)
(來源：Linley Group)
自從德州儀器(TI)為了如何衡量閘極長度而戰(zhàn),，制程節(jié)點的命名之爭已經延續(xù)25年了,。Hutcheson說，TI采用有效閘極長度,，而矽谷晶片制造商則以更大的閘極長度作為指標,。
在1990年代，當線寬微縮至奈米級時,，“新的論據認為閘極長度不再適用,，因為蝕刻削薄而使M1金屬級間距成為更適合的標準——不過當時卻仍由閘極長度決定性能?！?/p>
其 后,，臺積電宣稱其40nm制程比英特爾使用的45nm節(jié)點更好，但除了“更好”似乎也沒提出任何指標,，Hutcheson指出,，“從那時起，就一直有點像 是各說話一樣,。例如,，Globalfoundries的32nm和28nm之間真正的差異是32nm是SOI制程，28nm則是bulk制程,?！?/p>
臺 積電已經明確表示其16nm制程采用20nm的后段制程技術——FinFET電晶體層疊于頂部。在最近于圣荷西舉行的會議,，臺積電表示,，其7nm節(jié)點將會 較其10nm制程密度更高1.63倍，Chipworks的Wei說,，“這表示2種尺寸微縮0.7倍的性能提高還不到2倍,，而節(jié)點名稱則微縮至0.7 倍?！?/p>
“市場行銷元素強烈影響節(jié)點的命名,，著眼于頂部層級,，但設計工程師知道他們所選擇的技術優(yōu)點，”Jones表示,。畢竟,，“只要制程技術快速、低功耗且低成本,，那么怎么稱呼都不重要,。”