ADC低電壓高增益運(yùn)算放大器VLSI設(shè)計(jì)
所屬分類(lèi)：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>400 K
標(biāo)簽： IC設(shè)計(jì)軟件
所需積分：0分積分不夠怎么辦？
文檔介紹：結(jié)合模/數(shù)轉(zhuǎn)換器工作原理和VLSI設(shè)計(jì)方法,，分析和設(shè)計(jì)了一種應(yīng)用于ADC的高增益運(yùn)算放大器,。由于套筒式共源共柵結(jié)構(gòu)電路具有增益高、功耗低,、頻率特性好的優(yōu)點(diǎn)，故采用套筒式共源共柵結(jié)構(gòu)來(lái)完成高增益放大器的設(shè)計(jì),。在1.8 V電源電壓下,，運(yùn)算放大器采用Chartered 0.18 ?滋m CMOS工藝模型進(jìn)行Cadence仿真。結(jié)果表明,該放大器的增益,、帶寬,、相位裕度、功耗等均能達(dá)到設(shè)計(jì)要求,。
現(xiàn)在下載
VIP會(huì)員,，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。