頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 創(chuàng)新 賦予Stratix 10超出想象的性能提升 創(chuàng)新，是Altera公司成功的因素之一，也是FPGA產(chǎn)品在多個領(lǐng)域備受關(guān)注的原因所在。就像Altera公司亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh所介紹的，微軟宣布將使用Altera的FPGA產(chǎn)品來實現(xiàn)Bing搜索引擎的加速；2014年Intel的開發(fā)者大會上，Intel表示使用FPGA的產(chǎn)品配合實現(xiàn)CPU的加速；IBM和Altera將在OpenCL方面進行合作；Altera與中國移動研究院共同發(fā)展下一代5G網(wǎng)絡(luò)，即5G-RAN…… 發(fā)表于：6/9/2015 【單片機到嵌入式】序列之5：你的代碼別人有耐心看么 好的代碼格式猶如男工程師看見美女，女工程師看見帥哥一樣，有種一見鐘情的感覺。但是事實上很多人不注重代碼的規(guī)范性，結(jié)果寫出來的代碼，沒有連自己都不想看第二遍，這是工程師的大忌。 發(fā)表于：6/6/2015 汽輪發(fā)電機組轉(zhuǎn)軸振動監(jiān)測系統(tǒng)設(shè)計 設(shè)計了一種發(fā)電機組轉(zhuǎn)軸振動監(jiān)測系統(tǒng)。電渦流變送器將振動信號轉(zhuǎn)換為電信號并傳送至系統(tǒng)硬件平臺。硬件平臺使用FPGA作為控制核心對電信號進行模數(shù)轉(zhuǎn)換、FIR濾波及溫度矯正，并通過USB 2.0接口傳輸至上位機。硬件平臺提供USB 2.0和RS-232兩種接口，分別用來傳輸數(shù)據(jù)和控制命令。上位機采用LabVIEW開發(fā)平臺，通用性強，通過VISA組件與硬件平臺USB 2.0接口和RS-232接口通信，獲取數(shù)據(jù)并控制硬件平臺，實現(xiàn)實時振動波形分析、頻域分析和軸心軌跡分析。系統(tǒng)可以進行遠程控制與發(fā)布，并能將數(shù)據(jù)存儲進SD卡及數(shù)據(jù)庫中。測試及分析結(jié)果顯示，整個系統(tǒng)運行良好、穩(wěn)定、實時性強。 發(fā)表于：6/4/2015 基于FPGA的兩種誤碼儀實現(xiàn)方法設(shè)計 設(shè)計了一種基于EPF10KRC208-4的誤碼儀，該設(shè)計充分利用了FPGA強大的可編程能力和豐富的資源，以及軟件開發(fā)平臺Quartus Ⅱ的完備功能，具有體積小巧、攜帶方便、測量精確等優(yōu)點。其核心部分分別采用了逐位比較法和移位寄存器法，并在仿真過程中設(shè)置了多種誤碼情況進行對比。最后，根據(jù)仿真結(jié)果分析了方案的可行性和兩種方法的優(yōu)缺點。 發(fā)表于：6/2/2015 基于CPLD的多路可控脈沖發(fā)生器設(shè)計 針對伺服電機控制系統(tǒng)中的脈沖發(fā)送需求問題，提出了一種利用DDS技術(shù)，以單片機和CPLD為硬件基礎(chǔ)的脈沖輸出頻率、個數(shù)可控的脈沖發(fā)生器設(shè)計方案。利用Quartus II軟件進行了波形仿真并分析了結(jié)果。研究結(jié)果表明，采用該方案實現(xiàn)的脈沖發(fā)生器具有體積小、成本低和可靠性高等特點，而且該脈沖發(fā)生器控制簡單，輸出脈沖頻率控制精度高，滿足了伺服電機控制系統(tǒng)中的脈沖發(fā)送需求。 發(fā)表于：6/1/2015 FPGA面試寶典 這段時間去面試了幾家公司，發(fā)現(xiàn)比較大的公司相對于重視基礎(chǔ)問題。這里邊又有幾個問題特別的突出。他們是：同步時鐘設(shè)計、亞穩(wěn)態(tài)、異步FIFO。可以說，這些個問題要是弄清楚了，就至少滿足了技術(shù)方面1/3的要求，另外的2/3是什么，我就說不清楚了。又有人發(fā)了競爭冒險毛刺的問題，不過，對于采用同步設(shè)計方法的系統(tǒng)，這些問題一般不會遇到。下面就談?wù)勎覍@些問題的看法，要是你覺得看這些東西覺得類似一堆狗屎，那么恭喜你，你面試成功的機會增加了1/3；要是你你覺得阿，什么樣的牛人拉了一堆牛屎，那么不好意思，還是再去補補課把。這里推薦一本《數(shù)字設(shè)計——原理和實踐》(John F.Wakerly)的書，仔細看一遍吧。 發(fā)表于：5/29/2015 基于多DSP的遙感圖像實時壓縮系統(tǒng)設(shè)計 隨著遙感技術(shù)的發(fā)展，對高分辨率的遙感圖像實時壓縮的需求日益迫切。設(shè)計了高性能的圖像壓縮系統(tǒng)，由8片ADSP-TS201為核心處理器和2片F(xiàn)PGA組成，可提供高達28.8 GFLOPS的峰值浮點運算能力。 發(fā)表于：5/28/2015 隨鉆井下32位信號采集系統(tǒng)設(shè)計 為滿足近鉆頭電阻率系統(tǒng)測量的需要，設(shè)計了一種32位高精度信號采集系統(tǒng)。該系統(tǒng)以內(nèi)置DSP運算單元的高性能、低功耗的信號處理芯片和FPGA為控制器，進行信號的采集控制。實現(xiàn)了近鉆頭電阻率測量信號的采集數(shù)據(jù)轉(zhuǎn)換功能。該系統(tǒng)采用的32位高精度信號采集芯片保證了信號采集的質(zhì)量，并可穩(wěn)定地工作在井下高溫環(huán)境中。 發(fā)表于：5/27/2015 AVS 3D實時解碼器在 FPGA/SoC平臺上的設(shè)計與實現(xiàn) AVS(audio video coding standard)工作組針對3D視頻提出了雙目立體視頻編解碼方案。以AVS雙目拼接算法為核心，通過FPGA硬件加速模塊完成雙目立體ES流的語法元素解析，與SoC開發(fā)板Xilinx ZYNQ 7020協(xié)同工作，創(chuàng)新性地在FPGA/SoC協(xié)同平臺上實現(xiàn)了AVS 3D實時解碼器。 發(fā)表于：5/26/2015 LPC與LSF系數(shù)轉(zhuǎn)換的FPGA實現(xiàn) 首先根據(jù)切比雪夫多項式求根法對LPC系數(shù)到LSF系數(shù)轉(zhuǎn)換過程進行分析與推導，并給出了根據(jù)已知的LSF系數(shù)進行逆推求LPC系數(shù)迭代算法。然后，借助DDS算法原理實現(xiàn)查找表搜索求根，并在FPGA上實現(xiàn)了LSF系數(shù)到LPC系數(shù)轉(zhuǎn)換。最后，給出了結(jié)論和分析。 發(fā)表于：5/21/2015 ?…191192193194195196197198199200…?
