可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

智原推出完整的FPGA轉(zhuǎn)換ASIC方案

ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技今日宣布提供將FPGA設(shè)計轉(zhuǎn)換為ASIC芯片的完整方案，為客戶降低整體系統(tǒng)成本及功耗、縮小芯片尺寸，并維持長期穩(wěn)定供貨，避免FPGA停產(chǎn)的風(fēng)險。透過這套轉(zhuǎn)換FPGA設(shè)計的服務(wù)，智原已成功完成多種不同應(yīng)用的項目，將工業(yè)用馬達(dá)控制、電子水表、電子告示牌、POS收銀系統(tǒng)，與便攜式醫(yī)療設(shè)備等FPGA設(shè)計轉(zhuǎn)換成對效能與成本具有高度競爭力的ASIC芯片。

發(fā)表于：8/31/2017

Sigmoid函數(shù)的分段非線性擬合法及其FPGA實現(xiàn)

使用分段非線性逼近算法計算超越函數(shù)，以神經(jīng)網(wǎng)絡(luò)中應(yīng)用最為廣泛的Sigmoid函數(shù)為例，結(jié)合函數(shù)自身對稱的性質(zhì)及其導(dǎo)數(shù)不均勻的特點(diǎn)提出合理的分段方法，給出分段方式同逼近多項式階數(shù)對逼近結(jié)果精度的影響。完成算法在FPGA上的硬件實現(xiàn)，給出一種使用三階多項式處理Sigmoid函數(shù)的擬合結(jié)果及流水線架構(gòu)，處理精度達(dá)到10-5數(shù)量級，最大頻率達(dá)到127.327 MHz，滿足了高速、高精度的處理要求。

發(fā)表于：8/30/2017

英特爾FPGA作為核心芯片

軟件業(yè)者為了強(qiáng)化人工智能算法的執(zhí)行效率，紛紛跨足硬件設(shè)計。繼Google、Facebook之后，微軟(Microsoft)近日也發(fā)表了自家的Project Brainwave平臺。該平臺以英特爾(Intel)提供的Stratix 10現(xiàn)場可編程門陣列(FPGA)為基礎(chǔ)，除了內(nèi)建深度神經(jīng)網(wǎng)絡(luò)(DNN)加速引擎外，在軟件堆棧方面，還可支持Google的Tensorflow、微軟自家的Cognitive Toolkit等深度學(xué)習(xí)框架。

發(fā)表于：8/27/2017

FPGA在AI中扮演的角色比預(yù)期還要大

摩根士丹利發(fā)表研究報告指出，F(xiàn)PGA在機(jī)器學(xué)習(xí)進(jìn)行「推論」(inference)時扮演的角色，可能比市場想象還要大， Xilinx有望受惠。

發(fā)表于：8/26/2017

百度發(fā)布XPU：AI云計算加速芯片（基于FPGA，256核心）

在加州Hot Chips大會上，百度發(fā)布XPU，這是一款256核、基于FPGA的云計算加速芯片。合作伙伴是賽思靈（Xilinx）。百度也在這次的大會上，透露了關(guān)于這款芯片的更多架構(gòu)方面的細(xì)節(jié)。

發(fā)表于：8/24/2017

基于FPGA的免疫層析信號數(shù)據(jù)采集系統(tǒng)

提出了一種基于FPGA控制的免疫層析信號數(shù)據(jù)采集系統(tǒng)，系統(tǒng)由免疫層析模擬信號采集模塊、FPGA數(shù)字控制模塊和上位機(jī)處理模塊組成。FPGA數(shù)字控制模塊由A/D驅(qū)動、電機(jī)驅(qū)動和數(shù)據(jù)傳輸模塊組成，其主要工作流程是電機(jī)轉(zhuǎn)動的同時控制TM7705同步采樣，并在RAM中緩存采樣數(shù)據(jù)。該系統(tǒng)能夠?qū)崿F(xiàn)試條檢測的控制，檢測結(jié)果表示線性度為R2=0.998，靈敏度為0.027 7 mL/μg，最低檢測濃度為1.95 μg/mL，重復(fù)性小于5%。該系統(tǒng)檢測靈敏度較高、一致性穩(wěn)定，具有較好的實用性和可擴(kuò)展性。

發(fā)表于：8/10/2017

貿(mào)澤供貨基于Intel Cyclone V FPGA 的Terasic DE10-Nano套件

2017年8月8日 – 專注于新產(chǎn)品引入 (NPI) 與推動創(chuàng)新的領(lǐng)先分銷商貿(mào)澤電子 (Mouser Electronics) 宣布即日起備貨Terasic Technologies的DE10-Nano開發(fā)套件。DE10-Nano 套件為Intel® FPGA 設(shè)計解決方案網(wǎng)絡(luò)的鉑金成員，是基于Intel片上系統(tǒng) (SoC) FPGA的強(qiáng)大硬件設(shè)計平臺，在用戶可定制的器件中同時集成了處理器、多個外設(shè)和FPGA體系結(jié)構(gòu)。

發(fā)表于：8/8/2017

多通道GNSS數(shù)據(jù)采集平臺的設(shè)計與實現(xiàn)

隨著GNSS系統(tǒng)的發(fā)展，多徑效應(yīng)逐漸成為影響定位精度和可靠性的重要因素之一。為了驗證天線陣列方法對于多徑效應(yīng)的消除情況，需要對多個天線接收到的數(shù)據(jù)進(jìn)行實時同步采集存儲。為了實現(xiàn)這一目標(biāo)，利用基于PCIE通信總線的FPGA開發(fā)板與多路AD采集卡設(shè)計并實現(xiàn)了滿足系統(tǒng)要求的數(shù)據(jù)采集平臺。首先簡要介紹了該采集平臺的結(jié)構(gòu)及PCIE通信鏈路的搭建，然后設(shè)計實現(xiàn)了一種數(shù)據(jù)連續(xù)存儲的方法，最后通過實驗驗證了該方法的可行性及采集平臺的整體性能。

發(fā)表于：8/4/2017

基于System Generator模型導(dǎo)出法的Boost變換器控制

利用System Generator軟件平臺，實現(xiàn)基于模塊化建模方法的變換器建模，并簡化語言編寫控制系統(tǒng)的復(fù)雜過程。研究了從MATLAB-Xilinx環(huán)境中導(dǎo)出使用模塊化建模方法搭建的控制算法。通過MATLAB仿真、軟硬件聯(lián)合仿真和實驗進(jìn)行驗證，證明了將控制算法導(dǎo)出使用的可行性。

發(fā)表于：8/4/2017

萬人FPGA大賽正式開賽

2017/8/1，蘇州--2017年8月1日，由與非網(wǎng)、愛板網(wǎng)、摩爾吧聯(lián)合主辦，Mouser、Lattice、蘇州思得普公司贊助的2017年萬人FPGA挑戰(zhàn)大賽正式啟動，此次大賽的主題為“只有更寬容的平臺，才能造就更強(qiáng)大的人才”，重點(diǎn)面向有意向?qū)W習(xí)FPGA的各大高校學(xué)生以及電子愛好者。

發(fā)表于：8/4/2017