頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 Xilinx發(fā)布具有片上冗余特性的單芯片功能安全性解決方案、加速IEC 61508 認證并降低系統(tǒng)開發(fā)成本 2017年11月23日，中國北京—All Programmable技術和器件的全球領先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)）今天宣布推出一款單芯片Zynq®-7000 All Programmable SoC功能安全性解決方案，以幫助工業(yè)物聯(lián)網(wǎng)邊緣控制器、馬達驅(qū)動、智能IO、智能傳感器、網(wǎng)關、工業(yè)運輸及電網(wǎng)等多種工業(yè)應用的客戶縮短通過IEC 61508合規(guī)性認證所需的時間。該解決方案硬件設計立足單芯片實現(xiàn)SIL 3與HFT=1架構(gòu)的理念，并結(jié)合了完整的支持文檔、評估報告、IP與軟件工具。通過利用上述資源，客戶能夠顯著降低風險，并可將認證與開發(fā)時間最多縮短 24 個月。此外，賽靈思的單芯片解決方案還有助于將系統(tǒng)成本降低 40% 以上；在此之前，客戶需要用兩個甚至更多器件才能達到IEC 61508所規(guī)定的可靠度和冗余度。 發(fā)表于：11/24/2017 人工智能 中國能否后來居上？ 無緣前兩次人工智能熱潮的中國，能否在這一波熱潮中后來居上?受訪專家給出的答案高度一致：完全可能。 發(fā)表于：11/24/2017 ASIC嶄露頭角 FPGA如何不淪為“過渡”品 有人認為，除了人才短缺、開發(fā)難度較大，相比未來的批量化量產(chǎn)的ASIC芯片，F(xiàn)PGA在成本、性能、功耗方面仍有很多不足。這是否意味著，在ASIC大爆發(fā)之際，F(xiàn)PGA將淪為其“過渡”品的命運？ 發(fā)表于：11/23/2017 【Tech-Workshop】2017秋季成渝FPGAer開發(fā)者聚會! 為了向成渝乃至西南從事FPGA開發(fā)的工程師、高校教師介紹FPGA的最新進展，促進成渝地區(qū)FPGA開發(fā)者之間的相互交流。電子技術應用聯(lián)合電子科技大學、科通公司、艾睿公司等機構(gòu)將舉辦2017年（秋季）成渝地區(qū)FPGA開發(fā)者技術沙龍，歡迎報名參加！ 發(fā)表于：11/3/2017 Xilinx ：讓更多用戶擁抱FPGA 擁有全球領先All Programmable 技術和器件的企業(yè)賽靈思公司，在京舉辦首屆賽靈思開發(fā)者大會。阿里巴巴、亞馬遜、百度、華為等業(yè)內(nèi)領先企業(yè)均悉數(shù)亮相。 發(fā)表于：11/3/2017 國產(chǎn)FPGA新勢力，高云半導體挑戰(zhàn)國外“四大巨頭”？ 10月26日，正值IC China 2017展會期間，廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）在上海東錦江希爾頓逸林酒店隆重召開2017年度新產(chǎn)品發(fā)布會，發(fā)布了小而專的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平臺化產(chǎn)品。 發(fā)表于：11/2/2017 基于FPGA的自適應MIMO-OFDM無線基帶傳輸系統(tǒng)的研究 針對自適應MIMO-OFDM無線基帶傳輸系統(tǒng)，提出了一種并行復用的基4-FFT/IFFT算法的FPGA實現(xiàn)方法，并對其中的自適應數(shù)字調(diào)制、STBC編碼和FFT/IFFT模塊進行了FPGA實現(xiàn)研究和仿真。仿真結(jié)果表明，該方法實現(xiàn)了模塊的功能，且性能良好，具有一定的應用價值。 發(fā)表于：10/31/2017 面向密碼邏輯陣列的可編程控制網(wǎng)絡設計與實現(xiàn) 為解決粗粒度密碼邏輯陣列控制開銷大、控制效率低的問題，在研究主流陣列處理架構(gòu)下三層控制模型的基礎上，提出了一種陣列的四層控制模型，并設計了對應的可編程控制網(wǎng)絡。在規(guī)模為4×4的可編程控制網(wǎng)絡上實現(xiàn)了對AES、A5-1等對稱算法的控制流映射。在65 nm CMOS 工藝下，DC綜合結(jié)果顯示總面積為13 712 μm2，折合等效與非門數(shù)0.95萬，占陣列面積0.37%。映射AES和A5-1控制流最高頻率分別為1 389 MHz和1 190 MHz，達到面積小、速度快的應用需求。將四層控制模型與三層控制模型進行六個不同性能對比，前者整體性能遠超后者，且能滿足任意網(wǎng)絡互連結(jié)構(gòu)陣列的高效控制需求。 發(fā)表于：10/31/2017 基于ADF4351和FPGA的合成頻率源的設計 以數(shù)字鎖相環(huán)ADF4351和Xilinx公司的Spartan-6系FPGA為主要元件設計了一個合成頻率源。重點討論了ADF4351的工作原理、兩者之間的SPI通信過程、電路板的設計過程，并給出了關鍵的控制代碼和性能測試結(jié)果。該頻率源具有結(jié)構(gòu)簡單、成本低廉、代碼占用資源少、易于維護和升級等特點，在100~700 MHz的寬頻范圍內(nèi)可輸出SFDR為40 dB左右的穩(wěn)定波形。 發(fā)表于：10/30/2017 高云半導體在ICChina期間召開新產(chǎn)品發(fā)布會 中國上海，2017年10月27日，廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）于10月26日在上海東錦江希爾頓逸林酒店隆重召開2017年度新產(chǎn)品發(fā)布會，發(fā)布了小而專的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平臺化產(chǎn)品。 發(fā)表于：10/30/2017 ?…141142143144145146147148149150…?
