《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的雷達(dá)雜波速度譜圖的實(shí)現(xiàn)方法
基于FPGA的雷達(dá)雜波速度譜圖的實(shí)現(xiàn)方法
來(lái)源：電子技術(shù)應(yīng)用2013年第12期
王平安1,，潘瑞云2，周希辰2
1.南京信息工程大學(xué) 電子與信息工程學(xué)院,，江蘇 南京210044,； 2.中船重工第七二四研究所,，江蘇 南京210003
摘要： 在雷達(dá)信號(hào)處理中，為了對(duì)低速運(yùn)動(dòng)雜波進(jìn)行有效的抑制,，研究了一種雜波速度譜圖的建立方法,。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn)，通過(guò)對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)在FPGA中的處理得到運(yùn)動(dòng)雜波速度圖,。實(shí)驗(yàn)結(jié)果表明,，該方法設(shè)計(jì)出的雜波速度譜圖與仿真結(jié)果一致，可以有效地抑制靜止和慢速運(yùn)動(dòng)的雜波,。并且由于超大規(guī)?？删幊唐骷母咝幚砟芰Γ蛊涔こ虒?shí)現(xiàn)方便,、靈活,，具有很強(qiáng)的實(shí)用性。
中圖分類號(hào)： TN957.51
文獻(xiàn)標(biāo)志碼： A
文章編號(hào)： 0258-7998(2013)12-0049-03
Realization of moving clutter′s velocity map based on FPGA
Wang Ping′an1,，Pan Ruiyun2,，Zhou Xichen2
1.College of Electrics and Information Engineering, Nanjing University of Information Science & Technology， Nanjing 210044,，China,； 2.NO.724 Research Institute of CSIC，Nanjing 210003,，China
Abstract： In order to restrain the low-speed clutter effectively in radar signal processing, a method of generating clutter′s velocity map is studied. This clutter’s velocity map is realized by FPGA, based on the real radar echo data processing in FPGA. The experimental results show that the clutter′s velocity map can suppress the stationary and slow moving clutter effectively. By the way, due to the high processing ability of large scale programmable device, its engineering realization is convenient, flexible, and it has a strong practicability.
Key words : moving clutter,；clutter suppression；velocity map,；FPGA

    雜波和干擾的有效抑制已經(jīng)成為雷達(dá)信號(hào)處理的一個(gè)主要研究方向?，F(xiàn)代雷達(dá)面臨的雜波環(huán)境相當(dāng)復(fù)雜,，普通的動(dòng)目標(biāo)對(duì)消系統(tǒng)主要是對(duì)固定的地物雜波有一個(gè)很好的抑制效果，但對(duì)像氣象,、海浪,、箔條等具有一定速度的運(yùn)動(dòng)雜波而言，雜波譜的中心會(huì)偏離零多普勒頻率,，如不采取有效措施,，將無(wú)法很好地消去這類雜波[1-2]。因此考慮到雜波的運(yùn)動(dòng)性,、區(qū)域性及時(shí)變性,，為自適應(yīng)地抑制低速運(yùn)動(dòng)雜波，建立動(dòng)態(tài)雜波速度譜圖是一個(gè)很好的選擇,。

    現(xiàn)有的文獻(xiàn)對(duì)雜波輪廓圖和雜波幅度圖研究較多[3-6],。雜波輪廓圖可以用來(lái)選擇正常支路和MTD(或MTI)相參處理支路，在雜波輪廓圖內(nèi)的數(shù)據(jù)采用相參信號(hào)處理后輸出,，在雜波輪廓圖之外的部分采取正常支路輸出,，從而提高弱小目標(biāo)在弱雜波或無(wú)雜波條件下的檢測(cè)能力[6]。雜波幅度圖可以用在恒虛警檢測(cè)中,。參考文獻(xiàn)[7]和參考文獻(xiàn)[8]對(duì)三維立體雜波圖的形成與應(yīng)用進(jìn)行了研究,。而目前對(duì)雜波速度圖的研究相對(duì)較少。
1 自適應(yīng)雜波抑制技術(shù)
    對(duì)于運(yùn)動(dòng)雜波,，在計(jì)算得到其多普勒頻率之后,，抑制雜波的方法一般有兩種[9]：(1)對(duì)回波信號(hào)u(t)進(jìn)行運(yùn)動(dòng)雜波譜中心補(bǔ)償，將運(yùn)動(dòng)雜波譜中心移動(dòng)到零頻,，再用凹口位于零頻的MTI濾波器抑制運(yùn)動(dòng)雜波,；(2)直接采用凹口位于fd處的MTI濾波器來(lái)抑制運(yùn)動(dòng)雜波，而凹口于fd處的MTI濾波器權(quán)系數(shù)可預(yù)先存儲(chǔ)在一個(gè)濾波器權(quán)系數(shù)庫(kù)中,，如圖1所示,。

    不管是對(duì)運(yùn)動(dòng)雜波進(jìn)行多普勒中心補(bǔ)償，還是利用權(quán)庫(kù)法,，都需要計(jì)算出運(yùn)動(dòng)雜波譜中心,，即運(yùn)動(dòng)雜波的速度。因此在這里設(shè)計(jì)了一種求雜波速度譜圖的方法,，統(tǒng)計(jì)緩慢移動(dòng)雜波的速度,，將雜波的多普勒中心頻率存儲(chǔ)，利用FPGA的高效處理能力,，通過(guò)軟件編程的方法實(shí)現(xiàn)雜波速度譜圖的建立,，工程實(shí)現(xiàn)方便。
2 速度譜圖的實(shí)現(xiàn)
    求雜波速度的方法有多種，一種是經(jīng)典的譜估計(jì)FFT法,，速度精度與FFT的點(diǎn)數(shù)有關(guān),。在信號(hào)重頻已知的情況下，F(xiàn)FT點(diǎn)數(shù)越高速度分辨精度越高,。還可以用arctan求相位差的方法求雜波速度,，在求解反正切函數(shù)的運(yùn)算中，傳統(tǒng)的方法有查表法,、多項(xiàng)式近似法,、查表與多項(xiàng)式結(jié)合法、逐位法等[10],。然而，這些方法在速度和精度上達(dá)不到要求并且硬件實(shí)現(xiàn)困難,。
    為了方便在FPGA中實(shí)現(xiàn),，適合FPGA中的操作流程，本設(shè)計(jì)選擇互相關(guān)法進(jìn)行多普勒速度的求解,。

   
3 仿真與實(shí)驗(yàn)結(jié)果分析
    本實(shí)驗(yàn)利用雷達(dá)采集到的真實(shí)回波數(shù)據(jù)進(jìn)行處理分析,。圖3顯示的是雷達(dá)原始回波數(shù)據(jù)圖像，縱坐標(biāo)是距離單元,，橫坐標(biāo)是脈沖數(shù),，灰度代表回波強(qiáng)度。其中在距離單元為160處有一個(gè)運(yùn)動(dòng)目標(biāo),，而在距離單元為100處有一個(gè)靜止的大物體,，其回波強(qiáng)度遠(yuǎn)大于運(yùn)動(dòng)目標(biāo)的回波強(qiáng)度。

    從圖4中可以很方便地看出各個(gè)距離單元的速度,，在距離單元為100處有一個(gè)緩慢的速度變化過(guò)程,，是由于天線掃描調(diào)制所引起的。此雜波速度圖為抑制靜止物體回波和緩慢運(yùn)動(dòng)雜波提供了良好的依據(jù),，可以有效地檢測(cè)出快速運(yùn)動(dòng)目標(biāo),。
    在ISE開(kāi)發(fā)環(huán)境中進(jìn)行編程，F(xiàn)PGA處理程序如圖5所示,。將雷達(dá)數(shù)據(jù)通過(guò)ISIM導(dǎo)入到ISE中,，對(duì)回波數(shù)據(jù)在FPGA處理之后，再利用Matlab畫(huà)出其速度譜圖,，如圖6所示,。可以看出,，通過(guò)硬件處理之后的速度圖與仿真結(jié)果吻合,，驗(yàn)證了此方法的可行性。

 

 

    本文主要研究了一種雜波速度譜圖的建立方法，目的是統(tǒng)計(jì)緩慢移動(dòng)的雜波速度,，將雜波的多普勒中心頻率存儲(chǔ),，可以用來(lái)補(bǔ)償運(yùn)動(dòng)雜波的速度或者結(jié)合權(quán)系數(shù)庫(kù)完成雜波的自適應(yīng)抑制。利用可編程器件FPGA高效的并行處理能力,，通過(guò)VHDL軟件編程的方法實(shí)現(xiàn)雜波速度譜圖的建立,，實(shí)現(xiàn)方便，對(duì)工程應(yīng)用具有一定的指導(dǎo)意義,。
參考文獻(xiàn)
[1] 韓棟,，湯建龍.基于雜波多普勒相位估計(jì)補(bǔ)償?shù)腁MTI方法[J].電子科技，2011,，24(1)：68-70.
[2] 李濤,，鐘志峰，黃堅(jiān).一種新的雷達(dá)動(dòng)目標(biāo)檢測(cè)方法[J].微型機(jī)與應(yīng)用,，2012,，31(17)：72-74.
[3] Chen Xiaolong，Huang Yong,，Guan Jian,，et al.Sea clutter suppression and moving target detection method based on  clutter map cancellation in FRFT domain[C].2011 IEEE CIE International Conference，2011,，1：438-441.
[4] HOURIA M,，M′HAMED H，F(xiàn)ATIHA Y E.A real time  implementation on FPGA of a clutter map CFAR detector[C]. Radar Symposium(IRS),，2011 Proceedings International,，IEEE，2011：207-211.
[5] 王雪,，雷卓,，歐陽(yáng)耀果.基于雷達(dá)雜波圖的CFAR算法[J].火控雷達(dá)技術(shù)，2010,，39(4)：52-55.
[6] 劉俊濤,，侯穎妮，宋萬(wàn)杰,，等.輪廓雜波圖恒虛警處理中面雜波性能分析[J].電子學(xué)報(bào),，2006，34(9)：1649-1652.
[7] 閆修林,，阮增苗.雜波圖技術(shù)在雷達(dá)終端信號(hào)處理中的應(yīng)用[J].現(xiàn)代雷達(dá),，2004，26(5)：34-36.
[8] 劉俊濤,，宋萬(wàn)杰,，吳順君.基于FPGA三維雜波圖的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代雷達(dá),，2005，27(12)：17-20.
[9] 吳順君,，梅曉春.雷達(dá)信號(hào)處理和數(shù)據(jù)處理技術(shù)[M].北京：電子工業(yè)出版社,，2008.
[10] 駱艷卜，張會(huì)生,，張斌,，等.一種CORDIC算法的FPGA實(shí)現(xiàn)[J].計(jì)算機(jī)仿真，2009,，26(9)：305-307.

此內(nèi)容為AET網(wǎng)站原創(chuàng),，未經(jīng)授權(quán)禁止轉(zhuǎn)載。