可編程邏輯器-AET-電子技術應用

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領域向實現(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。

Nutanix推出InstantON VDI解決方案

致力于打造下一代企業(yè)級云計算技術的Nutanix宣布推出Nutanix Citrix版InstantON VDI解決方案，可大幅簡化并加速大中型企業(yè)的虛擬桌面（VDI）部署。InstantON VDI解決方案包括Citrix XenDesktop VDI版本、Nutanix企業(yè)云平臺、內(nèi)置支持Citrix MCS （Machine Creation Services，以下簡稱MCS）的AHV管理程序，以及為期三年的支持服務，每套虛擬桌面起售價僅為415美元。Nutanix InstantON VDI解決方案與基于Raspberry Pi設備等低成本端點結合使用，總成本將大大低于實體桌面。這套集成解決方案減輕了小型IT團隊為支持VDI部署而采購和管理基礎設施的負擔，并將平均部署時間縮短到四小時。

發(fā)表于：5/31/2016

基于SRAM型FPGA的SEU敏感性研究

目前星載信號處理平臺中大量使用商用芯片，但商用芯片抗輻射能力較弱，在空間環(huán)境下常出現(xiàn)單粒子翻轉(Single Event Upset，SEU)，從而造成系統(tǒng)功能紊亂，甚至中斷。提出以星載信號處理平臺中大量使用的SRAM型FPGA為研究對象，采用故障注入的方式研究FPGA中不同硬件資源對于SEU效應的敏感性問題。根據(jù)不同資源對SEU效應表現(xiàn)出不同敏感性的結論，可在SRAM型FPGA的抗SEU防護上進行有針對性的設計。

發(fā)表于：5/31/2016

Xilinx擴大16nm UltraScale+ 產(chǎn)品路線圖

全可編程技術和器件的全球領先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX))今天宣布擴展其16nm UltraScale+? 產(chǎn)品路線圖，面向數(shù)據(jù)中心新增加速強化技術。其成品將可以提供賽靈思業(yè)界領先的16nmFinFET+ FPGA與集成式高帶寬存儲器 (HBA) 的強大組合優(yōu)勢，并支持最近剛剛宣布推出的加速緩存一致性互聯(lián) (CCIX) 技術。CCIX由7家業(yè)界龍頭企業(yè)聯(lián)合推出，旨在實現(xiàn)與多處理器架構協(xié)同使用的加速架構。增強型加速技術將支持高效的異構計算，致力于滿足數(shù)據(jù)中心工作負載最苛刻的要求。新產(chǎn)品在許多其他需要高內(nèi)存帶寬的高計算強度應用中也將得到很好的應用。

發(fā)表于：5/30/2016

使用 Vivado高層次綜合工具評估IQ 壓縮算法

我們使用 Vivado ®Design Suite 的高層次綜合 (HLS) 工具來評估針對 E-UTRA I/Q 數(shù)據(jù)的開放無線電設備接口 (ORI) 標準壓縮方案，以估計其對信號保真度的影響、造成的時延及其實現(xiàn)成本。我們發(fā)現(xiàn)賽靈思的 Vivado HLS 平臺能夠高效評估和實現(xiàn)所選壓縮算法。

發(fā)表于：5/29/2016

如何使用FPGA加速機器學習算法

當前，AI因為其CNN（卷積神經(jīng)網(wǎng)絡）算法出色的表現(xiàn)在圖像識別領域占有舉足輕重的地位。基本的CNN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學在內(nèi)的中國各大學研究CNN的一些成果。

發(fā)表于：5/27/2016

愛捷仕MES軟件推動EPE實現(xiàn)顯著質(zhì)量改進

2016年5月18日，美國新罕布什爾州，曼切斯特：成立于1965年的EPE公司是業(yè)內(nèi)著名的高可靠性電子制造專家，EPE于2000年首次選擇愛捷仕軟件作為其制造軟件系統(tǒng)（MES）供應商。

發(fā)表于：5/27/2016

基于FPGA與SD卡的圖像產(chǎn)生器設計

超高解析度圖像產(chǎn)生器用于檢測超高解析度液晶顯示器的性能和品質(zhì)。為了實現(xiàn)其便攜性和通用性，提出了一種基于FPGA與SD卡的設計方案。在檢測顯示器的質(zhì)量時需要切換各種圖像輸出，為了縮短圖像輸出的時間，采用FPGA實現(xiàn)了SD卡的SD模式。實際應用表明，新型圖像產(chǎn)生器使用方便、數(shù)據(jù)傳輸快速可靠。

發(fā)表于：5/26/2016

基于FPGA的汽車ECU設計充分符合AUTOSAR和ISO 26262標準

當今的汽車制造商正在把越來越多的高級功能添加到汽車電子控制單元（ECU）中，以改善駕駛體驗，增強安全性，當然還期望超過同類競爭產(chǎn)品的銷量。在這種情況下，汽車開放系統(tǒng)架構（AUTOSAR）計劃和功能安全國際標準 ISO26262 正在快速成為汽車 ECU 設計的技術和架構基礎。

發(fā)表于：5/26/2016

基于CBGA的多通道DDS封裝隔離度設計

介紹了一種基于陶瓷球柵陣列（CBGA）技術的多通道直接數(shù)字合成器(DDS)封裝結構設計，提出了一種改進隔離度的CBGA基板實現(xiàn)形式，并利用Ansoft HFSS軟件進行了基板隔離度的優(yōu)化仿真，最后對所提出的設計進行了實物測試。測試結果與仿真結果基本一致，表明所提出的封裝優(yōu)化設計成功地提高了多通道DDS的隔離度，為高隔離度的多通道DDS產(chǎn)品工程設計提供了參考。

發(fā)表于：5/26/2016

Linux多線程編程技術在擲骰子游戲模擬程序中的應用

為了模擬概率事件，針對擲骰子游戲規(guī)則，應用Linux系統(tǒng)下C語言多線程機制以及多個二值信號量以實現(xiàn)多個線程間循環(huán)同步。通過偽隨機數(shù)模擬擲骰子的點數(shù)，設計并實現(xiàn)了一個基于多線程方式模擬4人擲骰子游戲程序,并對1 000次游戲中每個游戲者獲勝的次數(shù)進行統(tǒng)計。可以看出，在多次游戲中，每個游戲者獲勝的概率符合概率分布規(guī)律。程序運行結果表明，利用信號量可有效實現(xiàn)多個線程間的同步與互斥，并簡化了程序結構。

發(fā)表于：5/25/2016