可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

騰訊和阿里參投可編程芯片公司Barefoot

近日，可編程芯片Barefoot Networks剛剛完成了其第三輪融資，共融資2000萬(wàn)美元。值得一提的是，來(lái)自中國(guó)的互聯(lián)網(wǎng)公司阿里巴巴和騰訊參與了這輪融資。

發(fā)表于：11/30/2016

基于CAZAC序列的OFDM時(shí)頻同步方案及FPGA實(shí)現(xiàn)

提出了一種基于CAZAC序列的OFDM時(shí)頻同步方案，給出了方案各部分的FPGA實(shí)現(xiàn)框圖和硬件電路實(shí)測(cè)效果。首先利用時(shí)域同步參考符號(hào)進(jìn)行分段相關(guān)得出定時(shí)估計(jì)，然后結(jié)合最大似然法進(jìn)行粗小偏估計(jì)，再將同步參考符號(hào)和FFT解調(diào)變換至頻域，利用兩個(gè)符號(hào)中所填充的CAZAC序列的差異性完成整偏估計(jì)，最后使用這兩個(gè)同步參考符號(hào)進(jìn)行細(xì)小偏估計(jì)。理論分析與仿真結(jié)果表明，與傳統(tǒng)方案相比，本方案定時(shí)估計(jì)性能較好，頻偏估計(jì)精度高，同時(shí)具有很好的工程實(shí)用性。

發(fā)表于：11/23/2016

基于Sobel算法圖像邊緣檢測(cè)的FPGA實(shí)現(xiàn)

針對(duì)嵌入式軟件無(wú)法滿足數(shù)字圖像實(shí)時(shí)處理速度問(wèn)題，提出用硬件加速器的思想，通過(guò)FPGA實(shí)現(xiàn)Sobel邊緣檢測(cè)算法。通過(guò)乒乓操作、并行處理數(shù)據(jù)和流水線設(shè)計(jì)，大大提高算法的處理速度。采用模塊的硬件設(shè)計(jì)，保證了系統(tǒng)的可移植性和系統(tǒng)的擴(kuò)展性。最后使用Verilog HDL編程實(shí)現(xiàn)算法處理，并用Modelsim和MATLAB進(jìn)行了仿真和驗(yàn)證。

發(fā)表于：11/18/2016

Intel重申FPGA發(fā)展路線四個(gè)保證穩(wěn)定軍心

一年前，Intel斥資167億美元收購(gòu)Altera，成為2015年業(yè)界最轟動(dòng)的新聞，自此，F(xiàn)PGA產(chǎn)業(yè)界的兩大神話之一變身為Intel公司的可編程解決方案事業(yè)部（PSG）。對(duì)此，人們關(guān)心最多的便是PSG事業(yè)部未來(lái)的發(fā)展方向。在日前舉辦的英特爾 SoC FPGA 開(kāi)發(fā)人員論壇 (ISDF)上，英特爾PSG SoC FPGA產(chǎn)品營(yíng)銷(xiāo)資深總監(jiān) Chris Balough從四個(gè)方面對(duì)此作出了正面解答。

發(fā)表于：11/15/2016

基于異構(gòu)信號(hào)處理平臺(tái)的自動(dòng)代碼生成工具

針對(duì)新型異構(gòu)通信信號(hào)處理平臺(tái)系統(tǒng)復(fù)雜、開(kāi)發(fā)難度大、開(kāi)發(fā)周期長(zhǎng)、應(yīng)用復(fù)雜等問(wèn)題，提出了一種新型綜合性的代碼自動(dòng)生成工具。通過(guò)實(shí)現(xiàn)通信信號(hào)處理平臺(tái)中框架配置文件、要素宏定義文件、硬件驅(qū)動(dòng)源代碼框架、軟件組件源程序框架、裝配粘合代碼的自動(dòng)生成等功能，不僅可滿足平臺(tái)在實(shí)時(shí)性、分布式、可靠性等方面要求，而且可保證平臺(tái)中軟硬件編程的一致性，縮短了開(kāi)發(fā)周期，大大減少需要手工編寫(xiě)開(kāi)發(fā)和測(cè)試代碼的工作量。

發(fā)表于：11/15/2016

基于SystemVerilog語(yǔ)言的像素cache驗(yàn)證平臺(tái)的實(shí)現(xiàn)

以SystemVerilog為基礎(chǔ)，對(duì)自主研發(fā)的GPU“螢火蟲(chóng)2號(hào)”中像素cache部分搭建可重用的驗(yàn)證平臺(tái)。該平臺(tái)可以自動(dòng)完成整個(gè)驗(yàn)證過(guò)程，并將驗(yàn)證結(jié)果打印到Linux終端和文件當(dāng)中，方便程序員檢查驗(yàn)證結(jié)果。實(shí)驗(yàn)結(jié)果表明，該驗(yàn)證平臺(tái)對(duì)像素cache的功能驗(yàn)證覆蓋率可以達(dá)到100%，并且具有良好的可重用性，能夠全面、正確地完成RTL級(jí)功能驗(yàn)證，有效地提高了驗(yàn)證的效率和質(zhì)量。

發(fā)表于：11/10/2016

紫光同創(chuàng)：志做國(guó)產(chǎn)FPGA先鋒

FPGA領(lǐng)域，國(guó)外幾家大廠一直占據(jù)明顯優(yōu)勢(shì)。我國(guó)集成電路產(chǎn)業(yè)的振興，國(guó)產(chǎn)FPGA的發(fā)展不可或缺。國(guó)產(chǎn)FPGA廠商發(fā)展如何？面臨哪些機(jī)遇和挑戰(zhàn)？第88屆中國(guó)電子展期間，深圳市紫光同創(chuàng)電子有限公司常務(wù)副總裁王佩寧先生接受了AET記者專(zhuān)訪，對(duì)紫光同創(chuàng)電子有限公司的最新發(fā)展作了深入介紹。

發(fā)表于：11/10/2016

基于FPGA的XFA約束重復(fù)檢測(cè)匹配

針對(duì)目前正則表達(dá)式匹配中約束重復(fù)問(wèn)題所帶來(lái)的空間消耗爆炸以及失配等問(wèn)題，基于FPGA設(shè)計(jì)了一種硬件約束重復(fù)檢測(cè)匹配模塊，該模塊與基于并聯(lián)ROM的XFA匹配模塊相結(jié)合，可以快速實(shí)現(xiàn)約束重復(fù)的檢測(cè)和匹配。通過(guò)定義約束重復(fù)參數(shù)存儲(chǔ)器，計(jì)數(shù)模塊僅消耗少量的硬件資源即可實(shí)現(xiàn)約束重復(fù)的檢測(cè)匹配。實(shí)驗(yàn)中計(jì)數(shù)模塊可實(shí)現(xiàn)Gbps的吞吐量，同時(shí)使正則表示式規(guī)則存儲(chǔ)空間壓縮50%以上。

發(fā)表于：11/9/2016

基于FPGA的DSC高速譯碼器設(shè)計(jì)及實(shí)現(xiàn)

采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法，通過(guò)選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確定量化位數(shù)。然后基于該算法和這3個(gè)參數(shù)設(shè)計(jì)了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實(shí)現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實(shí)現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。

發(fā)表于：11/9/2016

Lattice半導(dǎo)體被收購(gòu) 國(guó)產(chǎn)FPGA出路何在

FPGA市場(chǎng)基本上國(guó)外Xilinx、Altera、Lattice三家為大， FPGA自Xilinx發(fā)明以來(lái)，主要的高端技術(shù)一直被其所掌控，據(jù)業(yè)內(nèi)人士稱，Xilinx在FPGA方面一直很高傲，甚至瞧不起Altera、Lattice等同樣在FPGA方面具有雄厚實(shí)力的巨頭。近些年來(lái)，國(guó)內(nèi)一些FPGA廠商也在掘起，如京微雅閣、同創(chuàng)國(guó)芯、高云、安路科技等。不過(guò)，在國(guó)內(nèi)企業(yè)試圖彌補(bǔ)FPGA空缺的同時(shí)，國(guó)外FPGA巨頭卻運(yùn)營(yíng)并不如意。

發(fā)表于：11/4/2016