頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 基于FPGA的TMR電路跨時鐘域同步技術(shù) 三模冗余(TMR)電路中的跨時鐘域信號可能會受到來自信號偏差和空間單粒子效應(SEE)的組合影響。通過建立數(shù)學模型，對這兩個問題進行分析和量化。最后針對長脈寬和短脈寬源信號的不同情況，提出了相應的解決方案。 發(fā)表于：2/14/2017 FPGA：大數(shù)據(jù)與物聯(lián)網(wǎng)時代的寵兒 如今全球正經(jīng)歷一場數(shù)字化的轉(zhuǎn)型，不斷打破“數(shù)字世界與真實世界之間的藩籬”，邁向萬物智能互聯(lián)的世界，不僅僅是云計算、大數(shù)據(jù)的蔚然成風，亦催生虛擬現(xiàn)實、人工智能等技術(shù)的興起，大量的數(shù)據(jù)和計算能力需求也引發(fā)基礎架構(gòu)的變革。 發(fā)表于：2/13/2017 【Tech-Workshop】最新PLC控制技術(shù)與解決方案技術(shù)交流沙龍 隨著工業(yè)4.0時代的到來，智能制造概念走進工廠，未來的PLC產(chǎn)品不僅僅是只需要采集簡單數(shù)字量模擬量的設備產(chǎn)品，它需要擁有更強的通信能力、更高性能的配置和更優(yōu)秀的安全性以適應工業(yè)的發(fā)展！電子技術(shù)應用·Tech-Workshop年度第二場活動將攜手電子六所一同探討最新PLC控制技術(shù)與解決方案！ 發(fā)表于：1/19/2017 STM32的窗口看門狗 ?stm32有兩個看門狗，獨立看門狗和窗口看門狗，其實兩者的功能是類似的，只是喂狗的限制時間不同。 發(fā)表于：1/18/2017 Amazon聯(lián)手Xilinx推出云端新FPGA解決方案 在2016年11月中旬舉辦的“2016年超算大會上”，F(xiàn)PGA大廠Xilinx發(fā)布了可重配置加速棧(ReconfigurableAcceleraTIon Stack)。配合可重構(gòu)的FPGA，這個架構(gòu)能解決可重構(gòu)計算中的編程困難問題，并加速可重構(gòu)計算生態(tài)的建設。 發(fā)表于：1/16/2017 Xilinx：可編程技術(shù)助力智能工業(yè)時代 隨著智能制造時代的漸行漸近，工業(yè)成為半導體廠商充滿機遇的熱門領域。其中，工業(yè)物聯(lián)網(wǎng)和工業(yè)機器人是尤為熱門的話題。Xilinx對于這兩個話題有哪些觀點？其產(chǎn)品在這兩個領域有哪些優(yōu)勢？賽靈思ISM（工業(yè)、科學、醫(yī)療）營銷高級技術(shù)經(jīng)理羅霖先生接受了《電子技術(shù)應用》的獨家專訪，對此給出答案。 發(fā)表于：1/16/2017 AVS編碼器中變換量化和掃描的FPGA設計 提出了一種適用于AVS高清視頻編碼的變換、量化和掃描的優(yōu)化設計方案。通過對整數(shù)DCT變換算法的優(yōu)化和對傳統(tǒng)Zig-Zag掃描方法的改進，節(jié)約了硬件資源和編碼時間。根據(jù)各模塊的運算關系合理地安排流水線結(jié)構(gòu)，采用并行流水處理和復用技術(shù)，實現(xiàn)了高清視頻編碼變換、量化和掃描模塊的設計。在FPGA上進行驗證的結(jié)果表明，該設計滿足高清視頻實時編碼要求。 發(fā)表于：1/16/2017 萊迪思：半導體并購潮和5G時代，F(xiàn)PGA的新出路 物聯(lián)網(wǎng)產(chǎn)業(yè)體系相當分散，涉及各類傳感器以及相互競爭的無線協(xié)議。因此，要找到現(xiàn)成的ASSP來滿足設計要求，是非常具有挑戰(zhàn)性的。而FPGA等可編程器件可以解決傳感器橋接、數(shù)據(jù)聚合、IoT邊緣處理和網(wǎng)絡接口方面的挑戰(zhàn)。此外，與其他可編程半導體器件（如MCU）相比，F(xiàn)PGA的優(yōu)勢（如I/O數(shù)量多、低功耗和高性能）對于物聯(lián)網(wǎng)應用而言也非常重要。 發(fā)表于：1/14/2017 一種基于FPGA實現(xiàn)的優(yōu)化正交匹配追蹤算法設計 針對壓縮感知重構(gòu)算法中正交匹配追蹤(OMP)算法在每次迭代中不能選取最優(yōu)原子問題，對OMP算法進行優(yōu)化設計，保證了每次迭代的當前觀測信號余量最小，并提出了一種基于FPGA 實現(xiàn)的優(yōu)化OMP算法硬件結(jié)構(gòu)設計。在矩陣分解部分采用了修正喬列斯基(Cholesky)分解方法，回避開方運算，以減少計算延時，易于FPGA實現(xiàn)。整個系統(tǒng)采用并行計算、資源復用技術(shù)，在提高運算速度的同時減少資源利用。在Quartus II 開發(fā)環(huán)境下對該設計進行了RTL 級描述，并在FPGA仿真平臺上進行仿真驗證。仿真結(jié)果驗證了設計的正確性。 發(fā)表于：1/12/2017 采用RISC-V內(nèi)核的FPGA有何特色 嵌入式系統(tǒng)架構(gòu)主要分為三類：通用MCU（微處理器）、FPGA（現(xiàn)場可編程門陣列）和專用SoC（系統(tǒng)芯片）。這三類平臺各擅勝場，專用SoC對特定應用做了專門優(yōu)化，成本低、性能高、開發(fā)快，但只適用于量大、功能相對固定的應用；通用MCU適應性更廣，成本比專用SoC要高，是如今嵌入式終端市場的主流平臺；FPGA是這三者中適應性最強的， 通常來說成本也最高，以往只有少量多樣的終端市場考慮采用FPGA。 發(fā)表于：1/11/2017 ?…153154155156157158159160161162…?
