現(xiàn)代電子戰(zhàn)環(huán)境日趨復雜，信號日趨密集，新體制雷達不斷出現(xiàn),，雷達信號的各個參數(shù)以各種規(guī)律變化，因而從密集復雜的信號環(huán)境中分選和識別各種新體制雷達信號就成了電子戰(zhàn)信號處理的一大難題,。為了滿足電子支援措施(ESM)實時信號分選的需要,，對處理器的處理時間提出了較高的要求：不僅要求處理器的硬件結(jié)構(gòu)具有良好的設計和可不斷優(yōu)化的空間，而且要求器件有較高的集成性,，這些已成為不可忽視的因素,。經(jīng)過對相關(guān)器件的深入分析和研究，本文采用高速現(xiàn)場可編程門陣列器件(FPGA)替代中小規(guī)模集成芯片來設計三參數(shù)關(guān)聯(lián)比較器,，從而實現(xiàn)預分選器設計,。
1 基于關(guān)聯(lián)比較器的信號預分選原理
關(guān)聯(lián)比較器技術(shù)對高密度信號環(huán)境下的硬件預分選有著積極和重要的意義。關(guān)聯(lián)比較器用于信號預分選的思路源于傳統(tǒng)信號處理方法中的輻射源參數(shù)匹配方法,。目前,，電子戰(zhàn)系統(tǒng)中對雷達信號實時分選可利用的信息仍然是雷達信號的五大參數(shù)：載頻(RF)、脈寬(PW),、到達方位(DOA),、到達時間(TOA)、脈幅(PA),。其中RF一般集中在若干離散的頻率點上,，聚斂性好，因此是偵察信號處理中最重要的特征之一;DOA取決于雷達和偵察機的相對方位角,，當雷達與偵察機之間沒有相對運動時,，DOA為常數(shù)，存在相對運動時,，DOA變化緩慢,，該參數(shù)不受雷達信號本身影響，也是偵察信號處理中最重要的特征之一;由于雷達信號PW本身比較穩(wěn)定,，數(shù)值分布較集中,，具有很好的平穩(wěn)性和聚斂性，因此也可以作為分選特征之一;由于影響PA的因素太多,，使PA的平穩(wěn)性較差,，可信度不高，一般不作為分選依據(jù);而TOA一般作為主處理器的主要分選,、識別參數(shù),，一般也不作為預處理分選依據(jù),。因此從理論上講預處理可利用的有3個參數(shù)：RF，PW,，DOA,。
分選系統(tǒng)的框圖如圖1所示，脈沖分選分為預分選和主分選兩部分,，預分選為RF,，PW，DOA三參數(shù)聯(lián)合分選,，由FPGA完成;主分選為重頻(PRI)分選,，由DSP完成。
根據(jù)RF,，PW,，DOA構(gòu)成的三參數(shù)關(guān)聯(lián)比較器原理如圖2所示。每部雷達信號在空間占據(jù)一個小盒,，小盒的中心坐標可以認為是雷達參數(shù),，小盒的尺寸取決于參數(shù)容差，這與接收機的測量精確度有關(guān),。只要測量達到一定精確度,，選取合適的容差范圍，就可以對此小盒內(nèi)的脈沖進行去交錯,，最后確定脈沖序列的存在,。
2 關(guān)聯(lián)比較器的設計
由于輻射源特征的多樣性以及脈沖參數(shù)測量誤差的引入，使雷達截獲系統(tǒng)脈沖去交錯存在以下兩方面的問題：
(1)由于參數(shù)抖動或存在測量誤差,，使得參數(shù)是一個由上下門限界定的一個范圍,。
(2)由于存在參數(shù)捷變或參數(shù)分集，使得參數(shù)存在多值(如頻率捷變,、分集等),。
傳統(tǒng)的關(guān)聯(lián)比較器的原理圖如圖3所示，這種方法是給每個參數(shù)設定一個容差,，將每個脈沖的PDW與各參數(shù)容差進行比較,，實際上就是與RF，DOA,，PW的最大值與最小值做比較,，如果都落在容差范圍內(nèi)，則產(chǎn)生相應路數(shù)的單路匹配信號MATCH,。這種方法能夠解決第一個問題,，但是對于參數(shù)捷變雷達則不能進行分選。另外,，由于每一路只能配置一組雷達參數(shù),，對于日益復雜的電磁環(huán)境,，這種方法已不適應。
本文在傳統(tǒng)的關(guān)聯(lián)比較器上進行改進,，設計了基于CAM(Content.Addressable Memory)的關(guān)聯(lián)比較器,。CAM是一種專門為快速查找數(shù)據(jù)地址而設計的存儲器，通過把輸入數(shù)據(jù)與其內(nèi)所存數(shù)據(jù)同時相比較,，能快速確定輸入數(shù)據(jù)是否與其內(nèi)部某個數(shù)據(jù)或幾個數(shù)據(jù)相匹配,。CAM的數(shù)據(jù)尋址方式因不同應用要求而不同,，最快方式下僅需要一個時鐘周期便可完成對所有數(shù)據(jù)的尋址,。
與RAM一樣，CAM也是采取陣列式數(shù)據(jù)存儲,，其數(shù)據(jù)的寫入方式與RAM相類似,，但CAM的數(shù)據(jù)讀取方式卻不同。在RAM中,，輸入的是數(shù)據(jù)地址,，輸出的是數(shù)據(jù)，而在CAM中輸入的是所要查詢的數(shù)據(jù),，輸出的是數(shù)據(jù)地址和匹配標志,。
在RAM中，RAM的存儲容量由地址線寬度所確定,。例如,，10b寬地址總線的RAM存儲容量為210=1024B，CAM卻沒有這個限制,，因為它不是采用傳統(tǒng)的通過地址讀取數(shù)據(jù)的方式,。如要從1024B中查詢某一數(shù)據(jù)，輸入數(shù)據(jù)寬度為8b,，若數(shù)據(jù)存在,，則輸出匹配標志和10b寬的數(shù)據(jù)地址。因為CAM不是采用傳統(tǒng)的地址線模式讀取數(shù)據(jù),，存儲空間可以很容易的擴展,，輸入數(shù)據(jù)線寬度只由需查詢的數(shù)據(jù)位數(shù)決定。圖4為數(shù)據(jù)讀取模式下的RAM和CAM,?！ ?/p>
基于CAM的關(guān)聯(lián)比較器原理如圖5所示，三個CAM中分別存儲了多部雷達的RF,，DOA,，PW參數(shù)。當PDW進來時,，如果CAM中有與之匹配的參數(shù),，則MATCH標志位輸出1,，并輸出參數(shù)地址，根據(jù)輸出三個CAM輸出的地址和MATCH標志位判定輻射源編號,。同傳統(tǒng)方法一樣,，這種方法也可以進行多路組合，實現(xiàn)對PDw的高速處理,。
3 基于CAM的關(guān)聯(lián)比較器的FPGA實現(xiàn)
本文使用的FPGA為Xilinx公司Virtex 4系列的XC4VSX55,。ISE11.1為用戶提供了CAM版本為6.1的IP核，其配置界面如圖6所示,。
3.1 地址匹配類型
CAM輸出地址匹配類型有三種配置,，默認為binary encoded，也就是輸出匹配的地址信息,。另外,，也可以配置成single-match unencoded和multi-match unencoded，這兩種模式輸出的就是一個位數(shù)與CAM內(nèi)數(shù)據(jù)個數(shù)相同的二進制編碼,，與之匹配的位為1,，其余為0。例如,，CAM中有8個數(shù)據(jù),，輸入的數(shù)據(jù)與第3個數(shù)匹配，則輸出00100000,。
3.2 三態(tài)模式
標準三態(tài)模式是指寫入CAM的內(nèi)容可以為1,，O和X，X是指不關(guān)心的位,，任何值與X比較的結(jié)果都是認為是匹配的,，比如與10X1匹配的內(nèi)容為1011，1001,。增強三態(tài)模式比標準模式多了一個U,，U和X剛好相反，指的是任何值與U比較的結(jié)果都是認為是不匹配的,。
經(jīng)過對CAM核的分析,，三態(tài)模式中X的引入可以實現(xiàn)一對多的匹配，這樣CAM中的一個值不但可以對應容差范圍內(nèi)的多個值,，也可以對應參數(shù)捷變雷達的中參數(shù)的多個值,。例如，雷達的頻率參數(shù)范圍是01111100b≤RF≤01111111b,，CAM中只要預存二進制數(shù)011111XX就可以實現(xiàn),。利用這個原理，本文使用Active-HDL 8.2軟件在FPGA中實現(xiàn)了預分選器的設計,。
對CAM和RAM單元的初始化數(shù)據(jù)寫入既可預先初始化,，也可在系統(tǒng)工作過程中實時更新,。在雷達信號預分選應用中可將已知輻射源庫利用初始化內(nèi)存文件對CAM和RAM進行初始化。對未知輻射源參數(shù)可在系統(tǒng)工作過程中實時動態(tài)寫入,。
圖7為在Active-HDL8.2中的仿真圖,，從輸入的PDW可以得到PW=101，DOA=162,，RF=202,，三個參數(shù)分別進入相應的CAM中得到匹配結(jié)果和匹配標志，最終得到與編號為18的雷達匹配,。
4 結(jié)語
基于CAM的關(guān)聯(lián)比較器在雷達信號預分選中具有重要意義,，能夠極大地提高信號分選的速度，為后端處理節(jié)省更多的時間,。本系統(tǒng)在FPGA內(nèi)設計了基于CAM的關(guān)聯(lián)比較器,，實現(xiàn)了雷達信號的快速預分選,，達到了實時性和可靠性的要求,。