12月9日消息,，據(jù)媒體報道,，臺積電在新竹寶山工廠開始2nm試產(chǎn)，其良率達(dá)到了60%,，超越臺積電內(nèi)部預(yù)期,，除了寶山工廠外,，明年上半年臺積電還計(jì)劃在高雄工廠開展2nm試產(chǎn)工作。

據(jù)了解,，代工廠批量生產(chǎn)芯片,，需要70%甚至更高的良率，按照臺積電的進(jìn)度,，在2nm大規(guī)模量產(chǎn)之前，臺積電有時間能將良率提升到量產(chǎn)標(biāo)準(zhǔn),。

伴隨著2nm時代的到來,，其價格也跟著水漲船高，消息稱臺積電2nm晶圓的價格超過了3萬美元,，目前3nm晶圓的價格大概在1.85萬至2萬美元,，對比可見2nm工藝的價格將會大幅提升,。

值得注意的是，臺積電的訂單報價包含多種因素,，和具體的客戶以及訂單量有關(guān),，部分客戶可能會有些優(yōu)惠，3萬美元是一個較為粗略的數(shù)字,。

公開報道顯示,，自2004年臺積電發(fā)布90nm芯片以來，彼時晶圓報價近2000美元,，制程技術(shù)到2016年演進(jìn)至10nm后,，報價增幅顯著，至6000美元,。進(jìn)入7nm,、5nm制程世代后，報價破萬,，5nm更是高達(dá)16000美元,，且該統(tǒng)計(jì)價格尚未計(jì)入臺積電2023年6%的漲幅。

在今年10月份,，高通,、聯(lián)發(fā)科旗艦芯片全部轉(zhuǎn)向3nm工藝制程，相關(guān)終端掀起了一輪漲價潮,，半導(dǎo)體業(yè)內(nèi)人士預(yù)計(jì),，由于先進(jìn)制程報價居高不下，芯片廠商成本高企,，勢必將成本壓力轉(zhuǎn)嫁給下游客戶或終端消費(fèi)者,。

值得注意的是，臺積電在2nm制程節(jié)點(diǎn)將首度使用Gate-all-around FETs晶體管,，另外N2工藝還能搭配NanoFlex技術(shù),，為芯片設(shè)計(jì)人員提供了靈活的標(biāo)準(zhǔn)元件。

與現(xiàn)有的N3E工藝相比,，預(yù)計(jì)N2工藝相同功率下性能會有10%到15%的提升,，或者在相同頻率下功耗會下降25%到30%，同時晶體管密度將提升15%,。