《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 嵌入式技術(shù) > 設(shè)計應(yīng)用 > 一種基于FPGA的多路高速雷達數(shù)據(jù)存儲技術(shù)
一種基于FPGA的多路高速雷達數(shù)據(jù)存儲技術(shù)
電子技術(shù)應(yīng)用
林建華，沈秀風,，田春雨
（中國電子科技集團公司第五十八研究所，江蘇 無錫 214000）
摘要： 為了解決先進雷達數(shù)據(jù)存儲應(yīng)用領(lǐng)域的帶寬高,、通道多,、容量大,、集成度高等難題，提出了一種基于FPGA的多通道數(shù)據(jù)源的NVMe固態(tài)盤存儲陣列技術(shù),。存儲單元設(shè)計成標準模塊集成于雷達系統(tǒng),；以FPGA為核心芯片，采用雙組內(nèi)存同時并行讀寫數(shù)據(jù)以及雙通道PCIe Gen3獨立處理數(shù)據(jù)的方法,，設(shè)計了復雜的邏輯功能模塊,，實現(xiàn)了大數(shù)據(jù)流的傳輸和處理，提高了存儲帶寬,。該技術(shù)已經(jīng)實際應(yīng)用于工業(yè)環(huán)境下的雷達,，經(jīng)反復測試表明，單個存儲單元能同時存儲16路數(shù)據(jù)源,，存儲容量達24 TB,，存儲帶寬達7 GB/s，可滿足系統(tǒng)存儲性能,。
中圖分類號：TP274
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223427
中文引用格式： 林建華,，沈秀風，田春雨. 一種基于FPGA的多路高速雷達數(shù)據(jù)存儲技術(shù)[J]. 電子技術(shù)應(yīng)用,，2023,，49(6)：114-120.
英文引用格式： Lin Jianhua，Shen Xiufeng,，Tian Chunyu. A storage technology of the multi-channel high-speed radar data based on FPGA[J]. Application of Electronic Technique,，2023，49(6)：114-120.
A storage technology of the multi-channel high-speed radar data based on FPGA
Lin Jianhua,，Shen Xiufeng,，Tian Chunyu
(The 58th Research Institute of CETC， Wuxi 214000,， China)
Abstract： In order to solve the problems such as high-bandwidth, multi-channel, large-capacity and high-integration in the data storage domain of advanced radars, a NVMe solid state disk storage array technology of multi-channel data based on FPGA is proposed. This storage unit integrated in the radar system is designed as a standard module. It takes FPGA as the core chip, which uses the methods of parallel double-group memory writing and reading data simultaneously, and dual-channel PCIe Gen3 processing data independently. And it designs complex logical function modules, achieves the transmission and processing for big data stream, and improves the storage bandwidth. This technology is applied to the radar in the industrial environment. The repeatable tests show that a storage unit can simultaneously store 16-channel data with the storage capacity up to 24 TB and writing bandwidth up to 7 GB/s, and can meet the system storage performance.
Key words : radar,；FPGA；multi-channel data,；PCIe,；NVMe solid state disk；dual-channel processing,；memory management

0　引言

相控陣等先進雷達系統(tǒng)的性能日趨復雜,，短時間內(nèi)就會產(chǎn)生大量數(shù)據(jù)，高達幾吉字每年秒以上,。采用數(shù)據(jù)存儲技術(shù)記錄雷達數(shù)據(jù),，為雷達的研制調(diào)試,、檢飛試驗、實戰(zhàn)演習等方面提供數(shù)據(jù)分析的依據(jù),。研制便攜式或集成式存儲單元,，將雷達的多路海量高速數(shù)據(jù)進行實時連續(xù)記錄、轉(zhuǎn)儲分析和在線回放,。便攜式存儲單元作為一個獨立設(shè)備,，方便攜帶，但系統(tǒng)集成度低,；集成式存儲單元作為雷達的配套組成模塊,，通過背板等方式與雷達分系統(tǒng)互連，利于系統(tǒng)集成,。

國內(nèi)已有大量的數(shù)據(jù)存儲技術(shù)的研究,，文獻[3]使用PCIe交換和NVMe固態(tài)盤（Solid State Disk，SSD）存儲陣列實現(xiàn)RAID0,，最大存儲帶寬為3.2 GB/s,，容量為10 TB，為本文的存儲架構(gòu)設(shè)計提供一定的基礎(chǔ),，但帶寬受限且集成度不高,；文獻[4]采用FPGA側(cè)的NVMe主控端IP核，外掛單片NVMe固態(tài)盤,，架構(gòu)簡單，帶寬有限,，若FPGA實現(xiàn)軟RAID0功能,，難度較大，且FPGA的PCIe IP核資源有限,；文獻[5]提出了SATA存儲方案,，以FPGA作為邏輯控制核心，內(nèi)嵌8個SATA控制器,，完成SATA SSD盤陣讀寫性能,，達到3.3 GB/s的存儲帶寬，當要求更高存儲帶寬時,，因SATA在寫盤過程中會不定期啟動垃圾回收,，很難保證存儲陣列穩(wěn)定連續(xù)寫盤，且需更多數(shù)量的SATA SSD提高帶寬,，擴展性受限,。

綜上，各種數(shù)據(jù)存儲技術(shù)適用于一定的應(yīng)用場景,，但要滿足復雜雷達系統(tǒng)的數(shù)據(jù)路數(shù)多,、記錄時間長,、存儲帶寬高、集成度高等要求,，國內(nèi)幾乎沒有相關(guān)文獻報道,。結(jié)合實際工程應(yīng)用需求，將存儲單元設(shè)計成6U VPX標準單板形式,，通用性和適配性強,，可與雷達分系統(tǒng)無縫集成；底層利用了PCIe Gen3通道的低延時和并行性,，提升了數(shù)據(jù)傳輸帶寬,；利用了FPGA豐富的高速串行數(shù)據(jù)收發(fā)接口以及高效的并行數(shù)據(jù)處理性能，方便與雷達系統(tǒng)的多路高速光纖信號互連,，保證NVMe SSD盤陣的高速存儲,。



本文詳細內(nèi)容請下載：http://wldgj.com/resource/share/2000005360




作者信息：

林建華，沈秀風,，田春雨

（中國電子科技集團公司第五十八研究所,，江蘇 無錫 214000）

微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。