《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > 全新22nm 3D工藝FPGA面向目標(biāo)應(yīng)用

全新22nm 3D工藝FPGA面向目標(biāo)應(yīng)用

2012-06-01

日前,,Achronix 正式對外公布其Speedster22i FPGA系列的細(xì)節(jié),該系列分為HD和HP兩個產(chǎn)品系列,,采用了英特爾22nm 3D工藝制造,,而在Achronix公布產(chǎn)品細(xì)節(jié)的前一天,英特爾也正式投產(chǎn)基于該工藝的產(chǎn)品,。Achronix總裁兼首席執(zhí)行官Robert Blake強調(diào),,Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對應(yīng)用的高端FPGA,其功耗和成本都是28nm高端FPGA的一半,。

 

據(jù)Blake介紹,,Speedster22i器件是首批包括內(nèi)置端到端、硬核I P 接口協(xié)議功能的FPGA,,主要面向通信和測試應(yīng)用,。Speedster22i的硬核IP包括完整的I/O協(xié)議棧,可用于 10G/40G/100G,、Interlaken,、PCIExpress gen1/2/3和用于2.133Gbps DDR3的內(nèi)存控制器。在其他的FPGA中,,這些功能都由可編程陣列來實現(xiàn),,使時序收斂具有挑戰(zhàn)性并要求占用可編程陣列中高達(dá)50萬個的等效查找表(LUT),。這給傳統(tǒng)的FPGA設(shè)計增加了大量的成本和功耗,而在Speedster FPGA產(chǎn)品中它們都是基本的連接,。此外,,嵌入式硬核IP消除了采購、集成和測試這些功能相應(yīng)的軟核IP成本,。

 

Speedster22i的HD和HP兩個系列共享相同I/O功能和硬核IP,。兩個系列都充分發(fā)揮了Achronix的CAD Environment(ACE)開發(fā)平臺,該平臺為開發(fā)工程師提供了一種方便和熟悉的工具環(huán)境,。從架構(gòu)上來看,,HD系列是基于同步內(nèi)核的FPGA,強調(diào)的是器件的高密度和低功耗,。HD系列有四個成員,,其中最大的器件擁有170萬個有效的查找表和144Mb嵌入式RAM。此外,,還帶有最多可達(dá)16個28Gbps的高速收發(fā)器(SerDes),、64個12.75Gbps的SerDes和960個通用2.133Gbps的I/O,HD系列提供了業(yè)界最高的I/O帶寬,,非常適用于高端交換機和橋接應(yīng)用,。該系列中的HD1000的工程樣片將在2012年第三季度開始發(fā)貨。

 

HP系列則是基于異步內(nèi)核的FPGA,,利用了Achronix擁有專利的picoPIPE自定時鐘體系結(jié)構(gòu),,且可運行在高達(dá)1.5 GHz的主頻,比基于同步的FPGA快3倍~4倍,。HP FPGA產(chǎn)品專為前饋數(shù)據(jù)流和DSP應(yīng)用獲得最大性能而設(shè)計,。HP系列有兩款產(chǎn)品,其中最大的器件擁有25萬個查找表和64 Mb的嵌入式RAM,。該系列預(yù)計在2013年一季度推出工程樣片,。

 

Blake表示,近兩年,,受制于功耗問題的困擾,,高端FPGA在密度和速度上的增長速度都在放緩,而對于目標(biāo)應(yīng)用,,嵌入式硬核IP的功耗比在通用FPGA的可編程結(jié)構(gòu)中執(zhí)行相同功能要少90%,。此外,英特爾的22nm FinFET工藝所提供的創(chuàng)新可降低功耗達(dá)50%,,同時比構(gòu)建在28nm平面工藝上的晶體管速度要快將近40%,。對于HD系列器件而言,這些因素結(jié)合在一起帶來了比主流FPGA低出最高可達(dá)50%的總功率消耗。

 

為了配合新產(chǎn)品的開發(fā),,Achronix已開始提供其第三代ACE設(shè)計工具。Blake表示,,HD和HP兩個系列都由ACE設(shè)計軟件4.2版本提供支持,,該軟件現(xiàn)已供貨。ACE是唯一構(gòu)建在業(yè)界標(biāo)準(zhǔn)的Eclipse開源平臺上的FPGA設(shè)計工具,,使ACE對曾經(jīng)使用過構(gòu)建于Eclipse平臺的其他任何設(shè)計工具的工程師都簡單易學(xué),。“第四代工具使時序收斂更加輕松,在絕大多數(shù)情況下時序收斂猶如按下按鈕般容易,。”

 

基于和英特爾先進(jìn)工藝的合作,,可為通信、網(wǎng)絡(luò)市場度身定制并提供豐富的IP和工具資源是Achronix的競爭優(yōu)勢,。Blake說:“先進(jìn)工藝和我們在內(nèi)核結(jié)構(gòu)及面向目標(biāo)應(yīng)用的嵌入式硬IP這兩個方面的創(chuàng)新結(jié)合,,將使我們的客戶擁有功耗和成本降低一半的高端FPGA。”他并表示,,就市場需求而言,,2014年,全球ASIC/ASSP市場在110億美金,,而高端FPGA的市場在30億美金左右,,作為替代,后者成長空間依然巨大,。Achronix產(chǎn)品的差異化戰(zhàn)略除了集中英特爾最新工藝的優(yōu)勢外,,還充分發(fā)揮了一整套業(yè)界領(lǐng)先的I/O接口技術(shù)、核心技術(shù)以及由英特爾開發(fā)的封裝IP,。“這幫助我們獲得以前無法達(dá)到的性能和信號完整性新高度,,并同時減少我們的開發(fā)時間和開發(fā)成本。”Blake說,。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:aet@chinaaet.com,。