Altera公司的Stratix IV 40nm FPGA包括Stratix IV E、Stratix IV GX和Stratix IV GT三個系列,，具有較高的密度（680k邏輯單元（LE），22.4Mbits嵌入式存儲器和1 360個18×18乘法器）,，較佳的性能以及較低的功耗,，系統(tǒng)帶寬（8.5Gbps）的48個高速收發(fā)器,，以及1 067 Mbps (533 MHz) DDR3存儲器接口)達到了較高的水平，并具有較好的信號完整性,，適合無線通信固網(wǎng),、軍事、廣播等其他最終市場中的高端數(shù)字應用,。
Altera Stratix IV FPGA面向高端應用,，提供了突破性的系統(tǒng)帶寬水平和功率效率。Stratix IV FPGA采用臺灣半導體廠商（TSMC）的40nm工藝技術,，具有較高的邏輯密度,，較大的收發(fā)器和較低功耗要求。
Stratix IV器件系列包括三個優(yōu)產(chǎn)品類型以滿足不同的應用需求：
• Stratix IV E（增強型）FPGA,，高達813 050個邏輯元件（LE）,， 33 294kbits RAM和1 288 18×18位乘法器
• Stratix IV GX收發(fā)器FPGA，高達531 200LE,，27 376kbits RAM,，1 288 18 x 18位乘法器和基于48全雙工時鐘數(shù)據(jù)恢復（CDR）的收發(fā)器，速率高達8.5 Gbps
• Stratix IV GT,，高達531 200 LE,，27 376 kbits RAM，1 288 18×18位乘法器和基于48全雙工CDR的收發(fā)器,，速率高達11.3 Gbps
Stratix IV FPGA主要特性
Stratix IV器件的主要特性如表1所示,。
表1 Stratix IV器件的主要特性
•在Stratix IV GX和GT器件中，采用最高48全雙工CDR的收發(fā)器,，分別支持高達8.5Gbps和11.3Gbps的速率
•專用型電路可支持適用于一般串行協(xié)議的物理層功能,，如PCI Express（PCIe) （PIPE) Gen1和Gen2， Gbps Ethernet（GbE）,，串行RapidIO,，SONET/SDH，XAUI/HiGig,，（OIF）CEI-6G,，SD/HD/3G-SD，F(xiàn)ibre 通道,，SFI-5和Interlaken
•完整的PCIe協(xié)議解決方案,，帶有采用PHY-MAC層的嵌入式PCIe硬IP模塊，數(shù)據(jù)鏈接層和處理層功能
•可編程的發(fā)射器預加重和接收器均衡電路以補償在實際媒體中根據(jù)頻率產(chǎn)生的損耗
•典型的物理媒體連接（PMA）國耗：每通道[email protected] 和每通道135 [email protected] Gbps
•每個器件72 600至813 050同等LE
• 7 370~33 294kbits的增強型TriMatrix存儲器,，包括三種RAM模塊容量,，以實現(xiàn)真正的雙端存儲器和FIFO緩沖器
•數(shù)字信號處理（DSP）模塊，可配置為9×9位,、12×12位,、18×18位和36×36位
•每個器件中,，最高達16個全球時鐘（GCLK），88個區(qū)域時鐘（RCLK）和132個外高時鐘（PCLK）
•可編程的功率技術,，在將器件性能較大化的同時,，將功率較小化
•高達1120個用戶引腳配置在24個模塊I/O體中,支持廣泛的單端和差分I/O標準
•支持高速外部存儲器接口，在最高達24模塊I/O體上,，包括DDR,、DDR2、DDR3 SDRAM,、RLDRAM II,、QDR II和QDR II+ SRAM
•高速LVDS I/O支持,，帶有串行器/并行器（SERDES）,，動態(tài)相位排列（DPA）和軟CDR電路，速度高達1.6 Gbps
•支持源同步總線標準,，包括SGMII,、GbE,、SPI-4相位2（POS-PHY4層）,、FI-4.1,、XSBI,、UTOPIA IV,、NPSI和CSIX-L1
•針對Stratix IV E的插腳引線，設計允許以較小的PCB影響,，從Stratix III向Stratix IV E移植
Stratix IV GT器件
Stratix IV GT器件為每個產(chǎn)品提供高達48個基于CDR的收發(fā)器通道：28個收發(fā)器通道中的三分之二都具有專用型PCS和PMA電路并支持600Mbps~11.3Gbps之間的數(shù)據(jù)速率,，其余的16個收發(fā)器通道具有僅PMA專用型電路并支持600Mbps~6.5Gbps間的數(shù)據(jù)率,。
圖1 Stratix IV GT器件框圖
圖2 Stratix IV GT 100G開發(fā)板方框圖
Stratix IV GT版100G開發(fā)套件
支持對100GbE設計進行全面評估：
•通過光模塊,，支持10G/40G和100G線路接口
•通過4×18 ADRII和4×32 DDR3存儲器塊，支持需要外部存儲器接口的應用
•通過兩對FCI AirMax連接器,，使用系統(tǒng)側(cè)接口
•全面的線路側(cè)（光模塊）至系統(tǒng)側(cè)（AirMax連接器）數(shù)據(jù)通路分析
•評估性能達11.3 Gbps的收發(fā)器
•驗證兼容10G/40G/100G以太網(wǎng),、Interlaken、CEI-6G/11G,、PCI Express（Gen1，Gen2和Gen3）,、Serial RapidIO以及其他主要標準的物理介質(zhì)附加（PMA）子層
•驗證SFP,、SFP+,、QSFP和CFP等光模塊之間的互操作性
Stratix IV GT版100G開發(fā)套件包括：
• Stratix IV GT開發(fā)板
•安裝的器件：EP4S100G5F45I1N
• EPM2210F324C3N,，MAX II 256引腳CPLD
•配置狀態(tài)和設置單元
•快速被動并行（FPP）配置
•嵌入式USB-BlasterTM下載電纜
•時鐘
•板上可編程時鐘振蕩器
• SMA連接器，為收發(fā)器參考時鐘提供外部差分時鐘
•通用用戶輸入/輸出
• DIP和按鍵式開關
• LED
• LCD
圖3 Stratix IV GT 100G開發(fā)板外形圖
•存儲器件
• 1Gb同步閃存(主要用于存儲兩個FPGA配置——工廠和用戶配置)
•板上存儲器
• 4個2Gb DDR3 SDRAM
• 4個72Mb QDR II SRAM
•元件和接口
• 10/100/1000以太網(wǎng)PHY和RJ-45插頭
• 36個收發(fā)器通道
• 1個SFP+接口通道
• 1個具有EDC的SFP+接口通道
• 4個QSFP接口通道
• 10個CFP接口通道
• 20個Interlaken接口通道
•溫度測量電路
•管芯溫度
•環(huán)境溫度
•電源
• 14V~20V直流輸入
• 2.5mm筒形插座,，用于直流電源輸入。
• On/off電源滑動開關
•板上電源測量電路
• Quartus II軟件許可并沒有含在這一套件中
使用這一開發(fā)套件你可以實現(xiàn)下列功能：
•對設計進行開發(fā)和測試以適應各種不同的光學模塊
•開發(fā)和測試Interlaken設計
•開發(fā)和測試存儲器子系統(tǒng),，包括DDR3或QDR II存儲器
•構建可從Altera和HardCopy IV ASIC進行移植的設計
