萊迪思宣布推出新的混合信號設計軟件工具套件
2009-03-02
作者：萊迪思半導體公司
??? 萊迪思半導體公司（納斯達克股票代碼：LSCC）2009年2月23日宣布推出支持新器件并提升了性能的PAC-Designer5.0版本混合信號設計工具套件?，F(xiàn)在PAC-Designer 5.0軟件支持新的在系統(tǒng)可編程集成電路ispClock? 5400D器件系列，該系列器件最適合于需要低成本SERDES參考時鐘和分配高速差分時鐘的應用。?
???“PAC - Designer工具套件不斷滿足了電路板設計工程師想用易于使用的工具來解決優(yōu)化時鐘和電源管理設計的需求,， ”萊迪思公司副總裁兼低密度和混合信號解決方案的總經(jīng)理Chris Fanning說道，“萊迪思的電源管理器件能夠以較低的成本整合各種電源管理功能,，如熱插拔,、定序、監(jiān)控和產(chǎn)生復位信號,，且這些器件都具有在系統(tǒng)可編程功能,。最新發(fā)布的器件系列使用更小的器件整合更加復雜的電源管理功能，從而進一步降低了實現(xiàn)電源管理設計的成本,。 ”?
?
??? ispClock5400D設計支持
??? PAC - Designer環(huán)境擁有基于原理圖的交互式圖形用戶界面,，使ispClock5400D的設計輸入和驗證更加方便，設計人員可以對ispClock器件的所有選項做出選擇,，如參考頻率,、輸出緩沖驅(qū)動器類型和分壓器設置。ispClock5400D器件的可編程模擬功能塊,，如FlexiClock? I / O和CleanClock ?鎖相環(huán)易于修改以適應各種不同電路板的要求,。?
?
??? 提升性能?
??? 萊迪思的ispPAC 電源管理器件整合了可編程模擬器件技術和可編程邏輯器件(PLD) 技術以支持數(shù)字電源管理解決方案。PAC-Designer 5.0軟件包括一個升級的LogiBuilder元件,，它可以減少PLD核心宏單元30-50 ％的邏輯資源消耗?，F(xiàn)在LogiBuilder支持用并行輸出表示的定序器指令。這個指令的風格可以大大地減少實現(xiàn)用于智能電源定序的嵌入式狀態(tài)機所需宏單元的數(shù)目,。?
?
??? 關于萊迪思的PAC - Designer工具套件
???? PAC - Designer工具套件是針對萊迪思的ispPAC?器件的設計和驗證工具,。PAC - Designer軟件擁有一個完整的設計環(huán)境，集成了支持器件的設計,、實現(xiàn),、仿真和編程。?
?
??? 價格與供貨情況
?????可立即從萊迪思網(wǎng)站上免費下載Windows版的萊迪思的PAC - Designer軟件,，http://www.latticesemi.com/products/designsoftware/pacdesigner/index.cfm
?
??? 關于萊迪思半導體公司
??? 萊迪思半導體公司提供創(chuàng)新的FPGA,、PLD和混合信號可編程邏輯解決方案,。要了解更詳細的信息，請訪問www.latticesemi.com,。