引言

隨著以TD-SCDMA為代表的3G移動通信全面進入商用部署，LTE標(biāo)準(zhǔn)基本完成,，華為,、愛立信成功實現(xiàn)LTE標(biāo)準(zhǔn)的現(xiàn)場演示[1]，以LTE-A,、IMT-Advanced為標(biāo)準(zhǔn)的下一代移動通信技術(shù),、標(biāo)準(zhǔn)與系統(tǒng)的研發(fā)也已經(jīng)開始。

國際電信聯(lián)盟（ITU）已將3G之后的未來移動通信技術(shù)正式定名為IMT-Advanced,，在2007年世界無線電大會為之分配了新頻段,，并已經(jīng)在2008年開始征集標(biāo)準(zhǔn)提案。中國也通過IMT-Advanced推進組開始為ITU技術(shù)提案征集的準(zhǔn)備工作[2],，提出國內(nèi)技術(shù)提案應(yīng)具有高頻譜效率,、低系統(tǒng)時延等特點，主要技術(shù)指標(biāo)應(yīng)達到：5－100MHz的可變系統(tǒng)帶寬,；在固定和低速移動情況下支持1Gbps的峰值速率,，在高速移動情況下支持100Mbps；基站側(cè)最多8根天線,，終端側(cè)最多4根天線,；在移動性上最高支持500km/h的移動速度。

隨著技術(shù)研究與提案工作的進行,，基站系統(tǒng)的研發(fā)也已經(jīng)開始,。本文研究工作依托于國家“863”計劃Gbps 無線傳輸關(guān)鍵技術(shù)與試驗系統(tǒng)研究開發(fā)項目，研制面向LTE-A,、IMT-Advanced等未來移動通信標(biāo)準(zhǔn),，能夠驗證相關(guān)技術(shù)并達到標(biāo)準(zhǔn)技術(shù)指標(biāo)的新型移動通信基站原型。

Gbps無線通信系統(tǒng)的算法鏈路設(shè)計

為滿足未來移動通信標(biāo)準(zhǔn)的需要[3]，在算法鏈路上Gbps系統(tǒng)采用時分雙工（TDD）,、多天線（MIMO）,、空時編碼、正交頻分復(fù)用（OFDM）,、高階調(diào)制和LDPC編碼等高性能物理層傳輸技術(shù),，以實現(xiàn)Gbps系統(tǒng)所需的高數(shù)據(jù)速率業(yè)務(wù)傳輸和高頻譜效率。以頻分,、時分為主的多址方式實現(xiàn),，能夠在多天線環(huán)境下對無線資源進行靈活調(diào)配，在兼顧實時話音傳輸?shù)耐瑫r,，最大程度上滿足分組數(shù)據(jù)傳輸?shù)男枰?/p>

具體而言,，Gbps系統(tǒng)使用3.4GHz頻段，實際帶寬100MHz,，移動臺采用2發(fā)4收的天線,，基站采用4發(fā)8收的天線，OFDM子載波數(shù)為2048子載波,，有效為1*子載波,。圖1是Gbps無線傳輸系統(tǒng)的算法鏈路示意圖。

圖 1 Gbps無線傳輸系統(tǒng)算法鏈路

Gbps基站系統(tǒng)的設(shè)計實現(xiàn)考慮

移動通信基站往往在一個站址上同時有GSM,、TD-SCDMA等多種標(biāo)準(zhǔn)的基站,，越來越多地呈現(xiàn)多標(biāo)準(zhǔn)共存的局面，基站研發(fā)應(yīng)當(dāng)著眼于降低建設(shè),、運營維護和升級成本,。對此，Gbps無線通信基站應(yīng)當(dāng)采用可重配置方式,，在支持Gbps無線傳輸?shù)耐瑫r能夠兼容未來的LTE-A、IMT-Advanced標(biāo)準(zhǔn),，實現(xiàn)平滑演進,。

從實現(xiàn)技術(shù)上看，實現(xiàn)信號處理算法并支持可重配置需要可編程的處理器件,，現(xiàn)代基站系統(tǒng)廣泛采用的可編程處理器以DSP和FPGA為主,。盡管高端多核DSP的工作時鐘頻率已經(jīng)提升到1.2GHz，在TD-SCDMA基站中得到廣泛應(yīng)用,，但還是無法滿足Gbps系統(tǒng)中同步,、MIMO、LDPC等算法對信號處理復(fù)雜度和實時性的要求,。因此,，Gbps項目需要采用大容量的高性能FPGA來作為復(fù)雜算法的承載平臺。

從基站系統(tǒng)的互連與數(shù)據(jù)傳輸機制上看，互連連接所有的無線接口,、網(wǎng)絡(luò)接口和計算資源,，傳輸代表計算任務(wù)的數(shù)據(jù)，是使基站系統(tǒng)成為整體,、協(xié)調(diào)運行的關(guān)鍵要素,。由于MIMO算法需要多天線輸入數(shù)據(jù)到多基帶處理芯片的傳輸，應(yīng)當(dāng)采用以交換式互連網(wǎng)絡(luò)和分組數(shù)據(jù)傳輸機制,，更好滿足未來基站系統(tǒng)中MIMO,、并行處理、動態(tài)可重配置,、計算資源動態(tài)調(diào)度等的需要,。

綜合以上設(shè)計實現(xiàn)考慮，經(jīng)過綜合調(diào)研考察,，Gbps項目決定采用Xilinx公司Virtex-5系列FPGA構(gòu)架硬件系統(tǒng)平臺[4],，承載復(fù)雜的信號處理算法，采用串行RapidIO[5]技術(shù)作為板間高性能互連,，采用千兆以太網(wǎng)（GE）連接業(yè)務(wù)服務(wù)器及LMT計算機,。

Virtex-5 FPGA介紹

Virtex-5系列FPGA是Xilinx 率先發(fā)布和量產(chǎn)的65nm 平臺FPGA，目前包括LX,、LXT,、SXT、FXT及TXT等面向不同應(yīng)用的多個子系列,。

Virtex-5系列FPGA最高工作時鐘可以達到550MHz,，總邏輯單元數(shù)多達330,000個。提供了高達11.6 Mbit的靈活嵌入式Block RAM,，能有效地存儲和緩沖各種運算數(shù)據(jù),。多達 640個增強型嵌入式DSP48E slice塊，可以滿足高性能DSP算法加速的需要,，實現(xiàn)352 GMACs的性能,。Virtex-5 FXT系列FPGA提供多達兩個標(biāo)準(zhǔn)的PowerPC 440處理器模塊，每個處理器在550 MHz時鐘頻率下可提供1,100 DMIPS 的性能,。利用PowerPC 440嵌入式處理器模塊,，可快速方便地實現(xiàn)Gbps基站中復(fù)雜的控制和通信協(xié)議處理。

Virtex-5系列FPGA集成100Mbps–6.5Gbps的高性能收發(fā)器,，配合FPGA內(nèi)部編程實現(xiàn)的串行RapidIO邏輯層模塊可以實現(xiàn)芯片間和板間高性能的數(shù)據(jù)交換互連,。集成符合IEEE 802.3標(biāo)準(zhǔn)的10/100/1000Mbps以太網(wǎng)MAC硬核，連接外部GE PHY或直接使用FPGA本身的GTP/GTX,，就可以實現(xiàn)高性能的千兆以太網(wǎng)接口,。

算法對資源的需求及FPGA型號的確定

分析Gbps算法鏈路中各算法的不同實現(xiàn)特點并對運算量以及使用的主要資源進行估計,，可以確定所需要使用的FPGA。表1是資源需求估計與FPGA選擇的結(jié)果,，表2是目標(biāo)FPGA內(nèi)部資源情況的總結(jié),。

表1 Gbps無線通信基站系統(tǒng)算法鏈路對FPGA資源的需求

其中，發(fā)送端的LDPC編碼和接收端的LDPC譯碼,，主要是邏輯運算,，無需乘法器資源，因此采用Virtex-5中的LXT實現(xiàn),。同步,、FFT/IFFT、調(diào)制/解調(diào),、空時譯碼等算法需要消耗大量的乘法器資源,，采用集成大量DSP48E模塊的SXT系列實現(xiàn)。MAC處理及網(wǎng)絡(luò)接口采用FXT系列FPGA中的2個PowerPC440處理器以及內(nèi)嵌的千兆以太網(wǎng)硬核實現(xiàn),。采用FPGA片內(nèi)的PowerPC處理器,，可以大大地降低外部電路設(shè)計的復(fù)雜度，降低物理層與MAC層間數(shù)據(jù)交換的復(fù)雜性,，降低系統(tǒng)傳輸延遲,，而且可以利用PowerPC處理器應(yīng)用處理加速單元（APU）實現(xiàn)定制的指令，極大地提高MAC處理的效率,。

表 2 基站中使用的Virtex-5 FPGA資源及數(shù)量統(tǒng)計

基于Virtex-5 FPGA設(shè)計的Gbps無線通信基站

圖2是設(shè)計完成的Gbps無線通信基站基帶處理系統(tǒng)硬件實現(xiàn)框圖,。

圖 2 Gbps無線通信基站基帶處理系統(tǒng)硬件實現(xiàn)框圖

根據(jù)算法需求分析的結(jié)果，Gbps基站系統(tǒng)最終以9片LX155T,、17片SX95T,、1片F(xiàn)X100T FPGA為中心構(gòu)建。其中用4片SX95T實現(xiàn)8天線的接收同步/解幀/解時隙,，每片F(xiàn)PGA處理2天線,；用4片SX95T完成全部8天線的OFDM接收的IFFT及信道估計；用8片SX95T完成4發(fā)8收的MIMO空時譯碼處理,，用8片LX155T完成解調(diào),、解交織及LDPC譯碼；FX100T中的PowerPC440處理器完成MAC層收發(fā)數(shù)據(jù)處理,；1片LX155T完成發(fā)送的LDPC編碼。所有FPGA均采用FF1136封裝,，由于Virtex-5 FPGA采用管腳兼容設(shè)計,，SXT、LXT和FXT可以直接替換,，降低了PCB設(shè)計的工作量,，增加了系統(tǒng)應(yīng)用的靈活性,。

ADC使用TI公司的11bit的ADS62P15，DAC使用ADI公司AD9779A,，ADC,、DAC采樣時鐘及FPGA工作時鐘頻率為122.88MHz。

Gbps基站系統(tǒng)的互連設(shè)計如下：ADC與同步FPGA間采用差分LVDS連接,；各組同步/解幀/解時隙與信道估計/IFFT的FPGA以及空時譯碼與LDPC譯碼FPGA之間直接采用48對差分LVDS連接,；其余FPGA互連采用14端口Serial RapdIO交換機實現(xiàn)。Gbps基站系統(tǒng)的結(jié)構(gòu)和接口整體采用高級電信計算架構(gòu)（ATCA）和Serial RapidIO構(gòu)建,，模塊化的結(jié)構(gòu)和基于交換的互連使得系統(tǒng)可以方便地增加基帶處理板卡的數(shù)量或擴展新的功能模塊,。

結(jié)論

LTE、IMT-Advanced等未來移動通信系統(tǒng)要支持大量的寬帶用戶和極高的空中接口速率,，使用MIMO,、OFDM、LDPC等復(fù)雜的通信信號處理算法,，具有動態(tài)可重配置,、計算資源動態(tài)調(diào)度能功能，對基站的計算處理和互連提出了極高的要求,。以單平臺多系列的Virtex-5系列FPGA為核心設(shè)計的Gpbs無線通信基站,，采用基于交換的互連和分組的數(shù)據(jù)傳輸機制，可以驗證各種未來無線通信所使用的算法與技術(shù),，實現(xiàn)Gbps的無線傳輸通信,。