解決方案-AET-電子技術(shù)應(yīng)用

解決方案

學(xué)子專區(qū)—ADALM2000實(shí)驗(yàn)：鎖相環(huán)[電源技術(shù)][工業(yè)自動(dòng)化]

　　本實(shí)驗(yàn)活動(dòng)介紹鎖相環(huán)（PLL）。PLL電路有一些重要的應(yīng)用，例如信號(hào)調(diào)制/解調(diào)（主要是頻率和相位調(diào)制）、同步、時(shí)鐘和數(shù)據(jù)恢復(fù)，以及倍頻和頻率合成。在這項(xiàng)實(shí)驗(yàn)中，您將建立一個(gè)簡(jiǎn)單的PLL電路，讓您對(duì)PLL操作有基本的了解。

發(fā)表于：4/23/2023 12:41:00 PM

寬帶多通道調(diào)試信號(hào)分析利器，滿足RF新技術(shù)復(fù)雜測(cè)試要求[微波|射頻][通信網(wǎng)絡(luò)]

　　無線通信系統(tǒng)的不斷更新產(chǎn)生了對(duì)先進(jìn)RF測(cè)試設(shè)備的需求，以滿足這項(xiàng)新技術(shù)的復(fù)雜測(cè)試要求。這些測(cè)試設(shè)備需要能夠處理更高的頻率、更寬的帶寬和更復(fù)雜的調(diào)制方案。

發(fā)表于：4/20/2023 5:46:44 PM

使用集成MOSFET限制電流的簡(jiǎn)單方法[電源技術(shù)][工業(yè)自動(dòng)化]

　　電子電路中的電流通常必須受到限制。例如，在USB端口中，必須防止電流過大，以便為電路提供可靠的保護(hù)。同樣，在充電寶中，必須防止電池放電。放電電流過高會(huì)導(dǎo)致電池的壓降太大和下游設(shè)備的供電電壓不足。

發(fā)表于：4/20/2023 5:36:00 PM

適用于運(yùn)輸領(lǐng)域的SiC：設(shè)計(jì)入門[EDA與制造][汽車電子]

　　在這篇文章中，作者分析了運(yùn)輸輔助動(dòng)力裝置（APU）的需求，并闡述了SiC MOSFET、二極管及柵極驅(qū)動(dòng)器的理想靜態(tài)和動(dòng)態(tài)特性。

發(fā)表于：4/19/2023 6:06:00 PM

氮化鎵（GaN）帶來電源管理變革的 3 大原因[電源技術(shù)][數(shù)據(jù)中心]

　　氮化鎵技術(shù)，通常稱為 GaN，是一種寬帶隙半導(dǎo)體材料，越來越多地用于高電壓應(yīng)用。這些應(yīng)用需要具有更大功率密度、更高能效、更高開關(guān)頻率、更出色熱管理和更小尺寸的電源。除了數(shù)據(jù)中心，這些應(yīng)用還包括 HVAC 系統(tǒng)、通信電源、光伏逆變器和筆記本電腦充電電源。

發(fā)表于：4/18/2023 11:42:00 PM

訓(xùn)練卷積神經(jīng)網(wǎng)絡(luò)：什么是機(jī)器學(xué)習(xí)？——第二部分[人工智能][工業(yè)自動(dòng)化]

　　本文是系列文章的第二部分，重點(diǎn)介紹卷積神經(jīng)網(wǎng)絡(luò)（CNN）的特性和應(yīng)用。CNN主要用于模式識(shí)別和對(duì)象分類。在第一部分文章《卷積神經(jīng)網(wǎng)絡(luò)簡(jiǎn)介：什么是機(jī)器學(xué)習(xí)？——第一部分》中，我們比較了在微控制器中運(yùn)行經(jīng)典線性規(guī)劃程序與運(yùn)行CNN的區(qū)別，并展示了CNN的優(yōu)勢(shì)。我們還探討了CIFAR網(wǎng)絡(luò)，該網(wǎng)絡(luò)可以對(duì)圖像中的貓、房子或自行車等對(duì)象進(jìn)行分類，還可以執(zhí)行簡(jiǎn)單的語音識(shí)別。本文重點(diǎn)解釋如何訓(xùn)練這些神經(jīng)網(wǎng)絡(luò)以解決實(shí)際問題。

發(fā)表于：4/18/2023 11:30:00 PM

全閃存數(shù)據(jù)中心的夢(mèng)想正在慢慢實(shí)現(xiàn)[嵌入式技術(shù)][數(shù)據(jù)中心]

　　2011 年，當(dāng) Pure Storage 為任務(wù)關(guān)鍵型數(shù)據(jù)中心發(fā)表了第一套足夠強(qiáng)大、且經(jīng)濟(jì)的全閃存存儲(chǔ)陣列時(shí)，引起了市場(chǎng)與客戶的關(guān)注。從此，Pure 便立志要實(shí)現(xiàn)全閃存數(shù)據(jù)中心的夢(mèng)想。

發(fā)表于：4/18/2023 10:42:00 PM

使用虛擬實(shí)驗(yàn)設(shè)計(jì)加速半導(dǎo)體工藝發(fā)展[EDA與制造][工業(yè)自動(dòng)化]

　　摘要：虛擬DOE能夠降低硅晶圓測(cè)試成本，并成功降低DED鎢填充工藝中的空隙體積。　　

發(fā)表于：4/18/2023 10:19:00 PM

算法排程：解決制藥排程危機(jī)[人工智能][數(shù)據(jù)中心]

　　排程員必須花費(fèi)多少時(shí)間來處理數(shù)據(jù)？從車間的操作員處收集最新數(shù)據(jù)是他們“日常工作”的一部分，但卻被無休止的電話、郵件和短信來來回回而延誤數(shù)據(jù)采集。所有這些因素都會(huì)給排程員帶來巨大的消耗，并因變更沒有得到足夠快的響應(yīng)而導(dǎo)致生產(chǎn)受挫。

發(fā)表于：4/18/2023 1:04:00 AM

混合信號(hào)PCB布局設(shè)計(jì)的基本準(zhǔn)則[EDA與制造][消費(fèi)電子]

　　本文詳細(xì)說明在設(shè)計(jì)混合信號(hào)PCB的布局時(shí)應(yīng)考慮的內(nèi)容。本文將涉及元件放置、電路板分層和接地平面方面的考量。本文討論的準(zhǔn)則為混合信號(hào)板的布局設(shè)計(jì)提供了一種實(shí)用方法，對(duì)所有背景的工程師應(yīng)當(dāng)都能有所幫助。

發(fā)表于：4/18/2023 12:00:00 AM