基于邊界控制的安全SoC芯片硬件結(jié)構(gòu)設(shè)計
所屬分類：參考設(shè)計
上傳者：aet
文檔大?。?span>479 K
標(biāo)簽： 異構(gòu)多核 片上總線 硬件隔離
所需積分：0分積分不夠怎么辦,？
文檔介紹：為滿足大批量數(shù)據(jù)處理和信息安全的需要,，基于通用處理器與專用密碼協(xié)處理器設(shè)計了一款異構(gòu)多核安全SoC芯片。在分析了高性能SoC主要結(jié)構(gòu)和安全問題的基礎(chǔ)上,，融合安全硬件結(jié)構(gòu)及邊界控制思想,，設(shè)計了密碼服務(wù)區(qū)和應(yīng)用開發(fā)區(qū)分離的多層安全SoC芯片硬件架構(gòu),。對比不同權(quán)限電路設(shè)計方案后,，采用真值表方法設(shè)計專用安全控制單元來實現(xiàn)兩個區(qū)域的硬件隔離,，并根據(jù)SoC芯片受到的安全威脅設(shè)定安全攔截規(guī)則。采用EDA工具進(jìn)行仿真實驗,，結(jié)果表明安全控制單元能夠有效攔截應(yīng)用開發(fā)區(qū)對密碼服務(wù)區(qū)的非法訪問,，保護(hù)芯片的安全而且產(chǎn)生的延遲較小,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。