HART調(diào)制解調(diào)芯片高速通信接口設(shè)計
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>795 K
標(biāo)簽： 通信芯片架構(gòu) 芯片互聯(lián) HART通信協(xié)議
所需積分：0分積分不夠怎么辦？
文檔介紹：針對當(dāng)下工廠設(shè)備間設(shè)備量以及傳輸數(shù)據(jù)量龐大問題,，設(shè)計了一種新型的HART調(diào)制解調(diào)芯片接口,，通過AXI4總線接口代替?zhèn)鹘y(tǒng)的UART接口，加速HART調(diào)制解調(diào)芯片與CPU之間的通信速度,。相比于URAT傳統(tǒng)接口按位傳輸,，AXI4總線接口可并行傳輸32位8個字節(jié)，數(shù)據(jù)傳輸速度可達(dá)到納秒級別,。通過AXI4總線模塊與CPU的互聯(lián),，實現(xiàn)結(jié)構(gòu)功能配置與數(shù)據(jù)的交互,。HART調(diào)制解調(diào)芯片高速通信接口設(shè)計基于FPGA平臺進(jìn)行原型驗證,，結(jié)果表明，該架構(gòu)能有效識別HART通信協(xié)議,，CPU與HART芯片數(shù)據(jù)交互達(dá)到納秒級別,，調(diào)制解調(diào)正確率高達(dá)100%，滿足HART通信協(xié)議要求,。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。