系統(tǒng)級封裝的電源完整性分析和電磁干擾研究
所屬分類：技術(shù)論文
上傳者：serena
標(biāo)簽： 電源完整性 電磁干擾 PDN結(jié)構(gòu)
所需積分：1分積分不夠怎么辦,？
文檔介紹： 本論文系統(tǒng)研究了系統(tǒng)級封裝的電源完整性分析,，電源分布網(wǎng)絡(luò)設(shè)計以及三維混合芯片堆疊引起的近場耦合問題,。對封裝級PDN結(jié)構(gòu)設(shè)計,，寬頻帶,、高隔離深度的噪聲隔離抑制技術(shù)以及新型混合芯片三維堆疊屏蔽結(jié)構(gòu)進行了重點研究上,。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。