??? 金秋的十月，Altera SOPC World 2008分別在深圳,、杭州,、北京召開，三站上千名工程師參加了這一探討“高性能" title="高性能">高性能與低功耗" title="低功耗">低功耗設計”的技術盛宴,。本屆Altera SOPC World 2008,，Altera不但搶先披露了將今年年底提供工程樣片的新的40-nm Stratix IV FPGA一些細節(jié)，更和合作伙伴一起發(fā)布了有關利用FPGA實現(xiàn)高性能與低功耗設計的方案,，并探討了Cyclone III FPGA和MAX IIZ CPLD一些最新應用,。本屆Altera SOPC World 2008傳達了這樣的信息：在FPGA領域，高性能和低功耗是可以實現(xiàn)魚和熊掌兼得的,。

?

?

會場座無虛席

?

FPGA與全球金融危機中的本土公司發(fā)展?

?

?? “在這次席卷全球的金融風暴中,，中國不可能獨善其身，面對金融風暴,，本土制造企業(yè)要做的就是利用核心知識產權來創(chuàng)新,。”Altera中國區(qū)銷售經理鐘屹在深圳站的致辭中指出,，“我們本土企業(yè)中華為,、中興和邁瑞是三家利用獨有知識產權創(chuàng)新的典范，本土企業(yè)可以利用這次機會,，在逆境中前進,?！?/P>

?

??? 具體到企業(yè)的運營，他指出本土企業(yè)首先要做的就是用最小的成本實現(xiàn)最大的收益,，另外就是要了解如何提升企業(yè)的生產率,，如何去實現(xiàn)創(chuàng)新。而這三點又恰恰和FPGA有關,，他強調Altera為助力本土企業(yè)實現(xiàn)上述目標提供了所需的高中低所有產品,，12月Altera 40nm Stratix? IV將面市，會給客戶帶來更多創(chuàng)新的功能和設計,。

?

??? 作為本土創(chuàng)新的典范之一,，中興通訊天線研究院BBU研發(fā)中心算法部部長張睿在深圳站上結合中興通訊的實際介紹了自主知識創(chuàng)新的體會和對未來技術演進的預測，他指出,，“中興在標準和專利領域非?；钴S，目前專利申請總數(shù)14800余項,，90％以上為發(fā)明專利申請,，國際專利申請超過1100項，此外中興還加入50多個國際標準化組織,，牽頭,、參與制定的國家、行業(yè)標準和企業(yè)標準900多項,，參與率90％,！”

?

??? 他強調，目前電信運營商最關注如何降低總擁有成TCO(total cost of ownership),。要滿足運營商這些需求,，就需要在基站的站點數(shù)量、低功耗設計,、升級成本,、土建成本等方面節(jié)約成本，而落實到基站設計上,，就是要實現(xiàn)高集成高效率基站設計,。例如GSM從傳統(tǒng)的單密度到雙密度、四密度,，多載波進一步提高基站集成度,，單機柜從支持6載頻到18、36載頻等,。這樣就促使CPU,、DSP、FPGA,、ASIC放棄原來獨立演進的路線,，逐步發(fā)展為互相滲透式的“融合和高集成”式演進,，例如DSP向多核發(fā)展，并融合ASIC,，而FPGA開始集成軟核和硬核" title="硬核">硬核并取代ASIC部分功能,，這樣發(fā)展下去，“SoC會終結這個趨勢嗎,？,?！彼岢隽诉@樣的問題,。

?

?

什么樣的FPGA可以成為SoC終結者嗎？?

?

??? 就像要回答他的疑問,，Altera亞太區(qū)副總裁兼董事總理Erhaan Shaikh在題為《多處理技術提高性能,、降低功耗" title="降低功耗">降低功耗》的演講中指出未來電子應用不但需要更有效地電源管理，更需要高性能,，為了滿足這個雙重的需要,，業(yè)界需要更靈活的技術，而FPGA是理想的解決方案,。

?

?

?

??? 移動通信和互聯(lián)網極大地豐富并方便了我們的生活,，但是，這樣的便利帶來了是能源的消耗加劇,。他舉例說目前一個柴油發(fā)電基站每年需要消耗5238加侖柴油,，以每加侖4美元計算，消耗的柴油就超過2萬美元,。但是,，全球互聯(lián)網帶寬消耗卻是每年在快速增加，迫使需要投入更多的電信設備,，現(xiàn)在產業(yè)已經達成共識,，就是利用多核體系來應對性能提升需求。Intel CEO曾經勾畫了未來處理器的雛形,，它“單個芯片中有數(shù)十億個晶體管,、可配置電路模塊、所有層次上實現(xiàn)并行,、專用低功耗引擎實現(xiàn)實時信號處理,、大規(guī)模高速全局可配置存儲器、與現(xiàn)有軟件兼容......”

?

?

??? Erhaan Shaikh指出現(xiàn)在有一個器件可以吻合這個構想中的處理器,，它有“23億個晶體管,、700萬可配置邏輯門、所有層次上實現(xiàn)并行,、嵌入式DSP實現(xiàn)748GMACS計算性能,、超過1000個的I/O管腳實現(xiàn)組內和組之間可以高速連接,、可配置片內存儲器高達22Mb，36Tbps帶寬,，可以利用標準HDL設計和綜合”,，這就是即將面市的Stratix IV EP4SGX530 FPGA!與Intel的Tukwila相比，它真正實現(xiàn)了高性能與低功耗――擁有25億個晶體管的Stratix? IV功耗只有10到20瓦,！而同等性能的Intel Tukwila功耗達130到170瓦,！

?

?

Stratix IV 大揭秘：如何兼得高性能與低功耗?

??? Erhaan Shaikh對Stratix IV的描述無疑勾起與會者對其性能的猜想，這到底是一款什么樣的FPGA,？Altera南中國區(qū)工程應用經理郭晶和 Altera資深應用工程師花小勇為大家揭開了Stratix IV神秘的面紗,。

?

1、 Stratix IV性能指標揭秘?

?

??? Stratix IV是密度最大的FPGA,，它有高達680K的LE,，有高達22.4Mbits的內部RAM擁有1,360個18 x 18乘法器！它有最大的帶寬,，32個收發(fā)器" title="收發(fā)器">收發(fā)器,，工作在600Mbps和8.5 Gbps 之間，另外16個收發(fā)器模塊,，工作在600Mbps和3.2 Gbps 之間,，有320Gbps全雙工貸款以及優(yōu)異的信號完整性?；ㄐ∮轮赋觯骸癆ltera在Stratix? IV上實現(xiàn)了收發(fā)器創(chuàng)新,，并增強了功能，例如有可配置的第五和第六全雙工通道,，通道綁定最多為24個通道,，支持SFI-5和HyperTransport3.0協(xié)議，而且收發(fā)器設置,、數(shù)據(jù)速率和洗衣運行時間都是可重新配置的,。”

?

??? 他指出動態(tài)可重新配置不需要額外的軟件開銷并減少線卡開銷,，因此可以幫助系統(tǒng)商降低成本,。

???

??? 在收發(fā)器中，jitter和信號完整性是關鍵指標,，在Stratix IV中,，抖動指標符合PCI Express、CEI-6和SONET/SDH指標,，并有余量,，并內置預加重和均衡，可驅動6.375Gbps的50英寸FR-4背板,。

?

??? 花小勇特別指出目前只有Altera提供即插即用的信號完整性,，當PVT變化時,，可以監(jiān)視并優(yōu)化接收均衡。

Stratix IV的另一大特色是提供大量經過預驗證的復雜IP硬核模塊,，包括X8,、X4、X2,、X1 PCI Express2.0規(guī)范兼容內核,，集成TL、DLL,、PHY/MAC和收發(fā)器等,，“這些硬核可以省下40k的邏輯單元，而且因為這些硬核不用編譯,，所以可以不考慮時序限制,。”他指出,。

?

??? 花小勇指出Stratix IV也有最好的存儲器接口，實現(xiàn)了1067Mbps/533MHz的DDR3智能接口模塊,，可以具有PVT自動校準功能,。此外，Stratix? IV的動態(tài)片內端接可以節(jié)省1瓦的功耗（72I/F）,，它還有豐富的存儲器帶寬支持416Gbps（333MHz）,、463Gbps（400MHz）、556Gbps（533MHz）等新一代應用,。

?

??? 除了有出色的DSP性能以及強大的嵌入式處理器,，Stratix IV另一個重要特點是采用了優(yōu)化的機構體系，其自適應邏輯模塊（ALU）可以在更短時間完成邏輯操作,?；ㄐ∮轮赋鯢PGA個更關注功效的概念，就是每瓦功率達到的最大性能,，單方面追求性能最大化沒有實際意義,，利用Altera的可編程功耗技術可以將非關鍵路徑的功耗降低，實現(xiàn)功效最大化,。與同類級別的FPGA相比,，Stratix IV不但性能出眾，而且功耗降低很多,。

?

2,、 Stratix IV低功耗技術解密?

?

??? 那么，Stratix IV是如何實現(xiàn)高性能下的低功耗呢,？郭晶指出Altera通過六大技術降低了FPGA的功耗,，這六大技術是：

• 使用高級工藝,，并進行功耗優(yōu)化；
• 可編程功耗和加速電路,；
• 降低供電電壓（Stratix IV的內核電壓降低到0.9 V）,；
• 硬核知識產權(IP)；
• 降低電感和電容(LC)的設計方法,；
• 封裝技術,。

??? 而在功耗和性能優(yōu)化方面，實際是貫穿了從工藝到IC設計,、IC開發(fā),、系統(tǒng)開發(fā)的整個流程。如下圖所示,。在工藝技術方面的優(yōu)化,，不是簡單地將65nm升級到40nm，實際上牽涉到更多技術,，例如在工藝技術方面就采用了硅片攙雜,、三次門氧化、電壓供電電平,、金屬互聯(lián)等技術,。

?

?

?

?

??? 實際上，在Stratix IV中,，還采用了稱為應變硅的工藝技術,，它的好處是電子和空穴移動能力提高了30%，泄漏功率不變,，速度提高約30%,。速度不變，Ioff降低約50倍,！

?

?

?

??? 值得一提的是Stratix III中的可編程功耗技術仍應用在Stratix IV中,，它和Quartus II軟件 的PowerPlay功耗分析功能一起，可以大幅度降低FPGA的動態(tài)功耗和靜態(tài)功耗,?？删幊坦募夹g不是將沒有使用的資源關斷。在具體實現(xiàn)中,，Quartus軟件會決定哪些電路(晶體管)應處在高速(HS)模式和低功耗(LP)模式,。通過調整背向偏置電壓來改變閾值電壓，減小非關鍵時序通路上的晶體管泄漏 (提高閾值電壓),，從而在需要的地方降低功耗,，提高性能。

?

??? 可編程功耗技術是內置在Stratix III器件芯片中的體系結構創(chuàng)新，當某些電路不需要高性能時,，Quartus II軟件可以改變晶體管閾值電壓來控制功耗 (通過每一電路域的余量來確定),。這是除了關斷Stratix III FPGA中未使用資源(例如，時鐘樹)的另一方法,。

?

??? “這是Altera獨有的技術,，并獲得了專利。不需要用戶參與,。由Quartus軟件在每個設計中自動完成,。”花曉勇特別指出,。

?

?

?

??? 在設計中,，所有未使用的邏輯也被設置為低功耗模式。通過使用低功耗邏輯,，靜態(tài)功耗降低了70%,。Quartus II根據(jù)用戶時序約束，將每個邏輯單元自動設置為高速或者低功耗模式,。這沒有改變用戶的開發(fā)流程,。

?

?

?

??? Stratix IV其他降低功耗的技術有Stratix III中使用的動態(tài)片內匹配(OCT)技術，其不同之處在于動態(tài)接通/關斷,，這對通用總線接口特別有用,，例如DDR等。在存儲器寫期間(FPGA輸出緩沖驅動存儲器芯片),，接通串聯(lián)電阻，匹配走線阻抗,，關斷并行匹配終端,，降低功耗。在存儲器讀期間(存儲器芯片驅動FPGA輸入緩沖),，可以匹配傳輸線,。當緩沖在輸入和輸出之間切換時，Stratix IV自動完成這一過程,，反之亦然,。

?

?

?

??? 另外，Stratix IV采用了大量的硬核IP來降低功耗,，而且不消耗設計中的編譯資源,。

??? 不過，他指出,，最有效降低功耗的還是Altera 的Hardcopy技術,，它可以將布線功耗降低95%、邏輯減小80-90%、RAM減小35-65%,！

?

?

Cyclone III FPGA和MAX II也有高性能與低功耗?

?

??? 郭晶強調,，Altera已經全面將低功耗技術應用到高中低所有器件系列上，在Cyclone III FPGA和MAX II上也同樣實現(xiàn)了高性能與低功耗,。下圖就顯示了Altera在Cyclone III上采用的低功耗工藝技術,。

?

?

??? 當然，在MAX II上也有類似的技術,，MAX IIZ CPLD靜態(tài)功耗降低到29微安,，動態(tài)功耗也只有8.9毫安。在這次大會上,，Altera的合作伙伴Echelon公司介紹了基于Altera CycloneIII低成本控制網絡方案,。這些方案應用在商業(yè)、工業(yè)和消費領域,，不但性能可靠,，也完全實現(xiàn)了低功耗低成本的目標。其他合作伙伴則展示了基于Altera的電信,、安防,、汽車電子解決方案等。

此外,，Altera行銷產品經理張洵瑜還介紹了MAX IIZ在模擬應用的案例,，她指出，CPLD除了完成邏輯功能外,，還可以應用在模擬電路中,，例如可以利用MAX II上拉電阻來測量電容，不需要外部元件,。采用MAX II還可以完成觸摸開關應用,、阻性觸摸屏、容性觸摸屏,、輻射和亮度測量,、LED閃爍控制等需要模擬器件完成的設計。