眾所周知,，芯片工藝每進(jìn)階1nm,，投入就是幾何級(jí)增長，3nm,、5nm工廠的建設(shè)資金大約是200億美元,，1nm工藝的投資計(jì)劃高達(dá)320億美元，輕松超過2000億元,，成本要比前面的工藝高多了,。

不僅如此，1nm工廠的耗電量也會(huì)是個(gè)麻煩,，相比3nm工廠年耗電量70億度的水平來說,，1nm工廠不會(huì)少于80億度，甚至接近100億度,。

這是什么概念?預(yù)計(jì)到了2028年,，這個(gè)1nm工廠的耗電量就相當(dāng)于全臺(tái)2.3%的用電量了，臺(tái)積電所有工廠將占到全臺(tái)15%以上,，影響極大,，對(duì)供電的要求很高。

近日,，有媒體報(bào)道稱，臺(tái)積電1nm全球旗艦工廠將落地竹科龍?zhí)秷@區(qū),，目前該項(xiàng)目已經(jīng)啟動(dòng)并進(jìn)行項(xiàng)目審批,，一切進(jìn)展順利。如果審批順利通過,，臺(tái)積電1nm全球旗艦工廠將于2026年中動(dòng)工建廠,，最早可以在2027年投產(chǎn)，2028年有望實(shí)現(xiàn)量產(chǎn),。據(jù)悉,，臺(tái)積電1nm工廠的建成將為桃園地區(qū)帶來上萬個(gè)就業(yè)機(jī)會(huì)，帶動(dòng)和拉動(dòng)桃園整個(gè)地方經(jīng)濟(jì)的發(fā)展,。此前,，臺(tái)積電此前表示3nm制程將于第4季度量產(chǎn)，并在明年提高營收約中個(gè)位數(shù)百分比(約4%至6%);升級(jí)版的N3E技術(shù)開發(fā)進(jìn)度則較計(jì)劃提前,，預(yù)計(jì)會(huì)在明年下半年量產(chǎn),。

臺(tái)積電美國新廠馬不停蹄地建設(shè)之際，其最頂尖1nm制程工廠也即將在臺(tái)灣動(dòng)工,。

據(jù)媒體報(bào)道,，臺(tái)積電1nm制程工廠將落地于臺(tái)灣新竹科學(xué)園,，目前已將計(jì)劃呈報(bào)，若一切順利,，2026年中即可開展建廠作業(yè),。

早些時(shí)候，臺(tái)積電位于亞利桑那州的3nm工廠動(dòng)工引發(fā)了對(duì)于芯片公司“告別臺(tái)灣”的擔(dān)憂,。臺(tái)當(dāng)局經(jīng)濟(jì)部門負(fù)責(zé)人王美花則駁斥了這一觀點(diǎn),，她表示3nm芯片的生產(chǎn)已經(jīng)在臺(tái)灣進(jìn)行，更先進(jìn)的2nm和1nm開發(fā)和生產(chǎn)也在按計(jì)劃進(jìn)行,。

對(duì)于此次臺(tái)積電1nm工廠的消息,，業(yè)內(nèi)人士表示，如果工廠2026年中如期動(dòng)土,，那么最快將在2027年試產(chǎn),，2028年量產(chǎn)。屆時(shí),，臺(tái)積電海外廠區(qū)的最先進(jìn)制程仍為3nm,，最主要客戶的最新芯片仍然依賴于臺(tái)灣地區(qū)廠區(qū)。

不過,，臺(tái)積電方面并未釋出官方的1nm量產(chǎn)時(shí)間表,，臺(tái)積電董事長劉德音不久前出席會(huì)議時(shí)曾直言，已在思考1nm工廠的建址,，也需考慮臺(tái)灣地區(qū)五年后的用電問題,。

臺(tái)積電在先進(jìn)工藝上的布局深遠(yuǎn)，除了已經(jīng)量產(chǎn)的5nm,、4nm之外,，明年重點(diǎn)量產(chǎn)3nm，2nm工藝則會(huì)在2025年量產(chǎn),，1nm工藝也已經(jīng)開始選址工作,，有望于2028年實(shí)現(xiàn)量產(chǎn)。但是,，1nm芯片工廠的投資卻驚人的高,，對(duì)比3nm、5nm工廠大約200億美元的建設(shè)資金,，1nm工藝的投資計(jì)劃高達(dá)320億美元,，輕松超過2000億元，成本要比前面的工藝高多了,。

不僅如此,，1nm工廠的耗電量也會(huì)是個(gè)麻煩，相比3nm工廠年耗電量70億度的水平來說,，1nm工廠不會(huì)少于80億度,，甚至接近100億度,。預(yù)計(jì)到了2028年，這個(gè)1nm工廠的耗電量就相當(dāng)于全臺(tái)2.3%的用電量了,，臺(tái)積電所有工廠將占到全臺(tái)15%以上,，對(duì)于供電提出了更高要求。

至于為什么耗電量這么大,，一個(gè)重要原因就是1nm需要下代EUV光刻機(jī),，總功耗將達(dá)到2MW，也就是200萬瓦的水平,。如果一天24小時(shí)運(yùn)轉(zhuǎn),，那么下代光刻機(jī)每天就要消耗4.8萬度電，這個(gè)成本對(duì)芯片制造企業(yè)來說是非常高的,，絕對(duì)的電老虎,。

在2019年的Hotchips會(huì)議上，臺(tái)積電研發(fā)負(fù)責(zé)人,、技術(shù)研究副總經(jīng)理黃漢森(Philip Wong)在演講中就談到過半導(dǎo)體工藝極限的問題,，他認(rèn)為到了2050年，晶體管來到氫原子尺度,，即0.1nm,。

關(guān)于未來的技術(shù)路線，黃漢森認(rèn)為像碳納米管(1.2nm尺度),、二維層狀材料等可以將晶體管變得更快,、更迷你;同時(shí)，相變內(nèi)存(PRAM),、旋轉(zhuǎn)力矩轉(zhuǎn)移隨機(jī)存取內(nèi)存(STT-RAM)等會(huì)直接和處理器封裝在一起,，縮小體積，加快數(shù)據(jù)傳遞速度;此外還有3D堆疊封裝技術(shù),。

對(duì)于硅基芯片來說，1nm可能會(huì)是這條路線的終點(diǎn),，但是對(duì)于人類芯片來說,，1nm絕對(duì)不會(huì)是終點(diǎn)的。

首先,、硅基芯片未來會(huì)面臨很大的發(fā)展限制,。

一直以來芯片的材料都是以硅材料為主，但是隨著芯片工藝的不斷提升,，傳統(tǒng)硅基芯片正在逐漸逼近極限,，它的極限在哪里呢?那就是1nm。

而1納米之所以是硅基芯片的極限,，這里面主要基于兩點(diǎn)考慮：

芯片的制造工藝就是將晶體管注入到硅基材料當(dāng)中,，晶體管越多性能越強(qiáng),，想要提升芯片的工藝，那就要提高單位芯片面積的晶體管數(shù)量,。

但是隨著芯片工藝的不斷提升,，單位硅基芯片能夠承載的晶體管已經(jīng)越來越飽和，畢竟硅原子的大小只有0.12nm,，按照硅原子的這個(gè)大小來推算,，一旦人類的芯片工藝達(dá)到一納米，基本上就放不下更多的晶體管了,，所以傳統(tǒng)的硅脂芯片基本上已經(jīng)達(dá)到極限了,，如果到了1nm之后還強(qiáng)制加入更多的晶體管，到時(shí)芯片的性能就會(huì)出現(xiàn)各種問題,。

臺(tái)積電的芯片制造工藝全球領(lǐng)先,，也因此被美國覬覦。在美國的邀請下,，臺(tái)積電開啟了赴美建廠的歷程,，將海外首座5nm工廠建在美國亞利桑那州。一旦工廠建成,，就能更好地與客戶合作,，輸出大量的芯片產(chǎn)能。

隨著工廠的推進(jìn),，臺(tái)積電創(chuàng)始人張忠謀進(jìn)一步確定會(huì)加蓋3nm工廠,，臨近5nm工廠屬于二期工程。雖然還沒有確定二期工廠的開工時(shí)間,，但也就是未來幾年的事了,。

讓人沒想到的是，蘋果要求臺(tái)積電美國工廠提供4nm工藝,，所以到時(shí)候臺(tái)積電也會(huì)將工廠工藝持續(xù)升級(jí),，滿足客戶多元化的芯片需求。

更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<