《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 其他 > 教程:如何正確地布設(shè)運算放大器的電路板

教程:如何正確地布設(shè)運算放大器的電路板

2022-12-30
來源:項華電子DXE

  在電路設(shè)計過程中,應(yīng)用工程師往往會忽視PCB的布局,。通常遇到的問題是,,電路的原理圖是正確的,但并不起作用,,或僅以低性能運行……你也碰到過嗎?在這篇文中,,TI 應(yīng)用工程師TImothy Claycomb 將向您介紹如何正確地布設(shè)運算放大器的電路板以確保其功能,、性能和穩(wěn)健性↓↓↓

  我與一名實習生最近在利用增益為2V/V、負荷為10k?,、電源電壓為+/-15V的非反相配置OPA191運算放大器進行設(shè)計,。圖1所示為該設(shè)計的原理圖。

94.JPG

  圖1:采用非反相配置的OPA191原理圖

  我指派實習生為該設(shè)計布設(shè)電路板,,同時為他做了PCB布設(shè)方面的一般指導(即盡可能縮短電路板的走線路徑,,同時將組件保持緊密排布,以減小電路板空間),,然后讓他自行設(shè)計,。設(shè)計過程到底有多難?其實就是幾個電阻器和電容器罷了,,不是嗎,?

  圖2所示為他首次嘗試設(shè)計的布局。紅線為電路板頂層的路徑,,而藍線為底層的路徑,。

93.JPG

  圖2:首次布局嘗試方案  當時,我意識到電路板布局并不像我想象的那樣直觀,;我應(yīng)該為他做一些更詳細的指導,。他在設(shè)計時完全遵從了我們的建議,縮短了走線路徑,并將各部件緊密地排布在一起,。但這種布局還可以進一步改善,,從而減小電路板寄生阻抗并優(yōu)化其性能。

  我們所做的首項改進是將電阻R1和R2移至OPA191的倒相引腳(引腳2)旁,;這樣有助于減小倒相引腳的雜散電容,。運算放大器的倒相引腳是一個高阻抗節(jié)點,因此靈敏度較高,。較長的走線路徑可以作為電線,,讓高頻噪音耦合進信號鏈。倒相引腳上的PCB電容會引發(fā)穩(wěn)定性問題,。因此,,倒相引腳上的接點應(yīng)該越小越好。

  將R1和R2移至引腳2旁,,可以讓負荷電阻器R3旋轉(zhuǎn)180度,,從而使去耦電容器C1更貼近OPA191的正電源引腳(引腳7)。讓去耦電容器盡可能貼近電源引腳,,這一點極其重要,。如果去耦電容器與電源引腳之間的走線路徑較長,會增大電源引腳的電感,,從而降低性能,。

  我們所做的另一項改進在于第二個去耦電容器C2。不應(yīng)將VCC與C2的導孔連接放在電容器和電源引腳之間,,而應(yīng)布設(shè)在供電電壓必須通過電容器進入器件電源引腳的位置。

  圖3顯示了移動每個部件和導孔從而改善布局的方法,。

92.JPG

  圖3:改進布局的各部件位置  將各部件移至新位置后,,仍可以做一些其他改進。您可以加寬走線路徑,,以減小電感,,即相當于走線路徑所連接的焊盤尺寸。還可以灌流電路板頂層和底層的接地層,,從而為返回電流創(chuàng)造一個堅實的低阻抗路徑,。   圖4所示為我們的最終布局。

91.JPG

  圖4:最終布局 下一次當您布設(shè)印刷電路板時,,務(wù)必遵循以下布設(shè)慣例:

  盡量縮短倒相引腳的連接,。

  讓去耦電容器盡量靠近電源引腳。

  如果使用了多個去耦電容器,,將最小的去耦電容器放在離電源引腳最近的位置,。

  不要將導孔置于去耦電容和電源引腳之間。

  盡可能擴寬走線路徑。

  不要讓走線路徑上出現(xiàn)90度的角,。

  灌流至少一個堅實的接地層,。

  不要為了用絲印層來標示部件而舍棄良好的布局。



更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<< 

mmexport1621241704608.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。