《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 解決方案 > 電路設(shè)計(jì)軟件解惑篇,,protel電路設(shè)計(jì)軟件難點(diǎn)解答(下)

電路設(shè)計(jì)軟件解惑篇,,protel電路設(shè)計(jì)軟件難點(diǎn)解答(下)

2020-07-11
來源:21ic

    電路設(shè)計(jì)軟件的作用大家都知道,,如果缺少電路設(shè)計(jì)軟件,,電路設(shè)計(jì)工作將難以進(jìn)行。目前市場上存在幾款主流電路設(shè)計(jì)軟件,,其中protel電路設(shè)計(jì)軟件更為受用,。為幫助大家使用這款電路設(shè)計(jì)軟件,本文將對protel相關(guān)難點(diǎn)進(jìn)行解答,。

    

5f0524d006c44.png

    問:pcb里面的3d功能對硬件有何要求?

    答:需要支持opengl,。

    問:protel的pld功能好像不支持流行的hdl語言?

    答:protel pld使用的cupl語言,也是一種hdl語言,。下一版本可以直接用vhdl語言輸入,。

    問:protel dxp的自動布線效果是否可以達(dá)到原accel的水平?

    答:有過之而無不及。

    問:可不可以做不對稱焊盤?拖動布線時相連的線保持原來的角度一起拖動?

    答:可以做不對稱焊盤,。拖動布線時相連的線不能直接保持原來的角度一起拖動,。

    問:請問當(dāng)protel發(fā)揮到及至?xí)r,,是否能達(dá)到高端eda軟件同樣的效果?

    答:視設(shè)計(jì)而定。

    問:protel里用的hdl是普通的vhdl?

    答:protel pld不是,,protel fpga是,。

    問:補(bǔ)淚滴后再鋪銅,有時鋪出來的網(wǎng)格會殘缺,,怎么辦?

    答:那是因?yàn)槟阍谘a(bǔ)淚滴時設(shè)置了熱隔離帶原因,,你只需要注意安全間距與熱隔離帶方式。也可以用修補(bǔ)的辦法,。

    問:如何將一段圓弧進(jìn)行幾等分?

    答:利用常規(guī)的幾何知識,,eda只是工具。

    問:即將發(fā)布的新版protel會增加什么功能?價格大體是多少?

    答:增加的功能達(dá)幾十項(xiàng),,價格也會相應(yīng)提高,。

    問:在同一條導(dǎo)線上,怎樣讓它不同部分寬度不一樣,,而且顯得連續(xù)美觀?

    答:不能自動完成,,可以利用編輯技巧實(shí)現(xiàn)。

    問:protel99se6自動布線后,,在集成塊的引腳附近會出現(xiàn)雜亂的走線,,像毛刺一般,有時甚至是三角形的走線,,需要進(jìn)行大量手工修正,,這種問題怎么避免?

    答:合理設(shè)置元件網(wǎng)格,再次優(yōu)化走線,。

    問:用protel畫圖,,反復(fù)修改后,發(fā)現(xiàn)文件體積非常大(虛腫),,導(dǎo)出后再導(dǎo)入就小了許多,。為什么??有其他辦法為文件瘦身嗎?

    答:其實(shí)那時因?yàn)閜rotel的鋪銅是線條組成的原因造成的,因知識產(chǎn)權(quán)問題,,不能使用pads里的“灌水”功能,,但它有它的好處,就是可以自動刪除“死銅”,。致與文件大,,你用winzip壓縮一下就很小。不會影響你的文件發(fā)送,。

    

45.png

    問:畫原理圖時,,如何元件的引腳次序?

    答:原理圖建庫時,有強(qiáng)大的檢查功能,可以檢查序號,,重復(fù),,缺漏等。也可以使用陣列排放的功能,,一次性放置規(guī)律性的引腳,。

    問:如何免費(fèi)獲取以前的原理圖庫和pcb庫?

    答:可從protel官網(wǎng)下載。

    問:還想請教一下99se中橢圓型焊盤如何制作?放置連續(xù)焊盤的方法不可取,,線路板廠家不樂意,。可否在下一版中加入這個設(shè)置項(xiàng)?

    答:在建庫元件時,,可以利用非焊盤的圖素形成所要的焊盤形狀,。在進(jìn)行pcb設(shè)計(jì)時使其具有相同網(wǎng)絡(luò)屬性,可向protel公司建議,。

    問:如何制作一個孔為2*4mm,外徑為6mm的焊盤?

    答:在機(jī)械層標(biāo)注方孔尺寸,,與制版商溝通具體要求,。

    問:請問,在protel中好像沒有TI公司的tms320系列,,如何畫?

    答:利用建庫工具,,直接畫,并不復(fù)雜,。

    問:protel 中的pld功能如何使用?

    答:在軟件的用戶手冊中有詳細(xì)的描述,。

    問:protel仿真可進(jìn)行原理性論證,如有詳細(xì)模型可以得到好的結(jié)果?

    答:protel仿真完全兼容spice模型,,可以從器件廠商處獲得免費(fèi)spice模型,,進(jìn)行仿真。protel也提供建模方法,,具有專業(yè)仿真知識,,可建立有效的模型。

    問:如何編輯網(wǎng)絡(luò)表文件?

    答:protel99se有專門的net編輯對話框,。

    問:為何鋪銅,,文件哪么大?有何方法?

    答:鋪銅數(shù)據(jù)量大可以理解,但如果過大,,可能是您的設(shè)置不太科學(xué),。

    問:有什么辦法讓原理圖的圖形符號可以縮放嗎?

    答:不可以。

    問:請問信號完整性分析的資料在什么地方購買 ?

    答:protel軟件配有詳細(xì)的信號完整性分析手冊,。

    問:請教鋪銅的原則?

    答:鋪銅一般應(yīng)該在你的安全間距的2倍以上,,這是layout的常規(guī)知識。

    問:請問potel dxp在自動布局方面有無改進(jìn)?導(dǎo)入封裝時能否根據(jù)原理圖的布局自動排開?

    答:pcb布局與原理圖布局沒有一定的內(nèi)在必然聯(lián)系,,故此,,potel dxp在自動布局時不會根據(jù)原理圖的布局自動排開,。(根據(jù)子圖建立的元件類,可以幫助pcb布局依據(jù)原理圖的連接),。

    問:為何通過軟件把power logic的原理圖轉(zhuǎn)化成protel后,,在protel中無法進(jìn)行屬性修改,只要一修改,,要么不實(shí)現(xiàn),,要不就是全顯示屬性。

    答:如全顯示,,可以做一個全局性編輯,,只顯示希望的部分。

    問:請問在protel 99se中導(dǎo)入pads文件,,為何焊盤屬性改了?

    答:這多是因?yàn)閮煞N軟件和每種版本之間的差異造成,,通常做一下手工體調(diào)整就可以了。

    問:net名與port同名,,pcb中可否連接?

    答:可以,protel可以多種方式生成網(wǎng)絡(luò),當(dāng)你在在層次圖中以port-port時,每張線路圖可以用相同的net名,它們不會因網(wǎng)絡(luò)名是一樣而連接.但請不要使用電源端口,因?yàn)槟鞘侨值摹?/p>

    

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]