晶圓代工巨頭企業(yè)三星,、臺積電和GF（格芯），在半導(dǎo)體工藝的發(fā)展上越來越迅猛,，10nm制程才剛剛應(yīng)用一年半,，7nm制程便已經(jīng)好似近在眼前。
在業(yè)界盛行的摩爾定律將死的論調(diào)下,，如此猛烈的突擊7nm制程需要克服怎樣的困難,？幾方大佬又是如何布局這一關(guān)鍵節(jié)點？
詳解7nm工藝,，三星,，臺積電，英特爾,，格羅方德真不容易
Intel
作為全球最大的半導(dǎo)體企業(yè),，Intel在半導(dǎo)體工藝方面一直保持著領(lǐng)先地位，并且引領(lǐng)了大量全新技術(shù)的發(fā)展,。不過近幾年,，Intel半導(dǎo)體工藝的發(fā)展速度似乎逐漸慢了下來，比如14nm工藝竟然用了三代,，10nm工藝也被競爭對手搶先,。
由于晶體管制造的復(fù)雜性，每代晶體管工藝中有面向不同用途的制造技術(shù)版本,，不同廠商的代次之間統(tǒng)計算法也完全不同,，單純用代次來對比是不準(zhǔn)確的。目前業(yè)內(nèi)常用晶體管密度來衡量制程水平,，實際上,，Intel最新10nm制程的晶體管密度甚至反而要比三星、臺積電的7nm制程更高,。
1.jpg
根據(jù)Intel公布的晶體管密度表格,，其45nm制程的晶體管密度約為3.3MTr/mm?（百萬晶體管每平方毫米），32nm為7.5MTr/mm?,，22nm為15.3MTr/mm?,，上升倍數(shù)大約為2.1倍,。但是14nm時晶體管密度大幅提升了2.5倍，為37.5MTr/mm?,，10nm更是比14nm提升了2.7倍之多,，達(dá)到100.8MTr/mm?。
根據(jù)後藤弘茂的分析,，如果將Intel,、臺積電、三星和GF近些年制程的特征尺寸放在一起對比,，也可以看出Intel的14nm制程確實要優(yōu)于三星和GF的14nm LPP以及臺積電的16nm FinFET,，僅略輸于三星早期的10nm制程。
Intel的10nm制程則更是全面勝過臺積電和三星的10nm制程,，甚至比臺積電和GF的第一批7nm DUV都要更好,。雖然不如三星和GF的第二批7nm EUV制程，但I(xiàn)ntel肯定也會深挖10nm制程,，第二代10nm趕超三星和GF的7nm EUV也不是不可能,。
臺積電在7nm上選擇了求穩(wěn)路線，并沒有急于進(jìn)入極紫外光刻時代,。臺積電表示將繼續(xù)使用DUV光刻,，利用沉浸式光刻和多重曝光等技術(shù)平滑進(jìn)入7nm時代，然后再轉(zhuǎn)換到EUV光刻,。
臺積電使用DUV光刻的第一代7nm FinFET已經(jīng)在2017年第二季度進(jìn)入試產(chǎn)階段,。
與目前的10nm FinFET制程相比,，7nm FinFET將可在晶體管數(shù)量的情況下使芯片尺寸37％,，或在電路復(fù)雜度相同的情況下降低40％的功耗。
在接下來的第二代7nm FinFET+制程上,，臺積電將開始使用EUV光刻,。針對EUV優(yōu)化的布線密度可帶來約10~20％的面積減少，或在電路復(fù)雜度相同的情況下,，相比7nm FinFET再降低10％的功耗,。
而根據(jù)後藤弘茂的分析，臺積電7nm DUV的特征尺寸介于臺積電10nm FinFET和三星7nm EUV之間,，Metal Pitch特征尺寸40nm,，Gate Pitch特征尺寸尚不明確，但必定小于10nm時的66nm,。
詳解7nm工藝,，三星，臺積電,，英特爾,，格羅方德真不容易
三星
作為芯片代工行業(yè)的后來者,，三星是“全球IBM制造技術(shù)聯(lián)盟”中激進(jìn)派的代表，早早就宣布了7nm時代將采用EUV,。今年4月,，三星剛剛宣布已經(jīng)完成了7nm新工藝的研發(fā)，并成功試產(chǎn)了7nm EUV晶元,，比原進(jìn)度提早了半年,。
據(jù)日本PC WATCH網(wǎng)站上後藤弘茂的分析，三星7nm EUV的特征尺寸為44nm*36nm（Gate Pitch*Metal Pitch）,，僅為10nm DUV工藝的一半左右,。除了一步到位的7nm EUV外，三星還規(guī)劃了一種8nm制程,。這個制程實際上是使用DUV光刻+多重曝光生產(chǎn)的7nm制程,，繼承所有10nm工藝上的技術(shù)和特性。
由于DUV光刻的分辨率較差,，因而芯片的電氣性能不如使用7nm EUV,，所以三星為其商業(yè)命名為8nm。從這一點來看,，8nm相比現(xiàn)有的10nm,，很可能在晶體管密度、性能,、功耗等方面做出了終極的優(yōu)化,，基本上可看做深紫外光刻下的技術(shù)極限了。
根據(jù)三星的路線,，三星將于今年下半年試產(chǎn)7nm EUV晶元,，大規(guī)模投產(chǎn)時間為2019年秋季。8nm制程大約在2019年第一季度登場,，而6nm制程應(yīng)該會在2020年后出現(xiàn),。
GF
GF此前曾是AMD自家的半導(dǎo)體工廠，后由于AMD資金問題而拆分獨立,。
GF同樣屬于IBM“全球IBM制造技術(shù)聯(lián)盟”的一員,，其半導(dǎo)體工藝和三星同宗同源。然而GF在28nm,、14nm兩個節(jié)點上都遇到了重大技術(shù)難題,，不得不向“后來者”三星購買生產(chǎn)技術(shù)。
GF在14nm之后決定放棄10nm節(jié)點,，直接向7nm制程進(jìn)軍,。雖然這個決策稍顯激進(jìn)，但GF也明白步子大了容易扯到啥的道理,，決定在光刻技術(shù)上穩(wěn)中求進(jìn),，使用現(xiàn)有的DUV光刻技術(shù)實現(xiàn)第一代7nm工藝的制造,，隨后再使用EUV光刻進(jìn)行兩次升級迭代。
去年7月曾報道過GF名為7LP的7nm DUV制程細(xì)節(jié),，據(jù)其在阿爾伯尼紐約州立大學(xué)理工學(xué)院負(fù)責(zé)評估多重光刻技術(shù)的George Gomba以及其他IBM的同事透露,，GF將在第一代7nm DUV產(chǎn)品上，使用四重光刻法,。
相比之前的14nm LPP制程,，7LP制程在功率和晶體管數(shù)量相同的前提下，可以帶來40%的效率提升,，或者在頻率和復(fù)雜性相同的情況下,，將功耗降低60%。
但受限于四重光刻這一復(fù)雜流程,，GF表示根據(jù)不同應(yīng)用場景,，7LP只能將芯片功耗降低30~45%。
可以看到,，GF的7nm DUV特征尺寸為56nm*40nm（Gate Pitch*Metal Pitch）,，應(yīng)當(dāng)與臺積電7nm DUV的基本相當(dāng)。而7nm EUV的特征尺寸為44nm*36nm,，與三星7nm EUV完全一致,。