本文以材料分析角度，探討在iPhone 8的Bionic與Galaxy S8的Exynos8895芯片中SRAM區(qū)域與FinEFT制程的差別,，并分析技術(shù)呈現(xiàn)納米級(jí)尺寸及其選用材料的差異，進(jìn)一步了解臺(tái)積電與三星的10nm制程,。
智能型手機(jī)的普及，大大地改變了現(xiàn)代人們的生活方式,，言猶在耳的那句廣告詞——“科技始終來自于人性”依舊適用,，人們對(duì)于智能型手機(jī)的要求一直是朝向更好、更快以及更省電的目標(biāo),。就像2015年發(fā)生的iPhone 6芯片門事件,，每個(gè)蘋果(Apple)產(chǎn)品的消費(fèi)者一拿到手機(jī)時(shí)，都迫不及待地想要知道自己的手機(jī)采用的是臺(tái)積電(TSMC,，16nm)或是三星(SAMSUNG,，14nm)的芯片。
這場戰(zhàn)役兩家大廠互有消長,，首先是三星的14nm較臺(tái)積電的16nm搶先半年投入量產(chǎn),，因兩家大廠的鰭式電晶體(FinFET)設(shè)計(jì)也確有雷同之處,，后續(xù)又衍生了競業(yè)禁止官司訴訟等故事，無論如何,，最終臺(tái)積電還是以些許性能優(yōu)勢擊敗三星,，并使其16nm制程于隔年獨(dú)拿了Apple的A10處理器(iPhone 7)訂單。
2017年,，三星卷土重來,，自主設(shè)計(jì)了10nm技術(shù)制程的Exynos8895 (名稱源于希臘單詞Exypnos和Prasinos，分別意為智能和環(huán)保),，搭載于自家旗艦機(jī)Galaxy S8上,，宣稱與上一代14nm制程相較性能提高了27%、功耗降低40%,。另一方面,，臺(tái)積電的10nm產(chǎn)品A11 Bionic于今年iPhone 8發(fā)表會(huì)上亮相，Apple副總裁Phil Schiller對(duì)該芯片做了短短一句評(píng)價(jià)：“智能型手機(jī)歷來最強(qiáng)大,、最聰明的芯片”(The most powerful and smartest chip ever in a smartphone),。
于此人們又有新的議題可以討論，兩家世界級(jí)半導(dǎo)體廠究竟在新的10nm世代孰強(qiáng)孰弱呢,？眾多的分析平臺(tái)都針對(duì)兩家的產(chǎn)品進(jìn)行了評(píng)比，例如,，圖1是知名跑分評(píng)測網(wǎng)站Geekbench針對(duì)兩家芯片進(jìn)行的比較,，我們可以看到臺(tái)積電的A11芯片效能分?jǐn)?shù)，無論是單核心的4216分或多核心的10101分,，分別都優(yōu)于三星Exynos8895的1957與6433分,，后續(xù)亦有許多文章或平臺(tái)以各種數(shù)據(jù)說明兩家大廠產(chǎn)品的規(guī)格品項(xiàng)差異。
圖1：Geekbench網(wǎng)站提供的效能參考：i8 vs. S8
本文則從另一個(gè)角度出發(fā),，以材料分析的方式一探iPhone 8的Bionic (以下簡稱i8)以及Galaxy S8的Exynos8895 (以下簡稱S8)兩款芯片中靜態(tài)隨機(jī)存取記憶體(SRAM)區(qū)域與FinEFT制程的差別,，輔以高解析度的穿透式電子顯微鏡(TEM)影像分析技術(shù)，呈現(xiàn)納米級(jí)尺寸差異的影像,，并以微區(qū)的能量散布光譜映射分析結(jié)果(EDS mapping),，解釋兩家選用材料的差別，讓讀者得以連結(jié)形貌與成份二者間的關(guān)聯(lián),，從而了解兩家大廠的10nm制程,。
SRAM大小與密度
我們?cè)?jīng)在《電子工程專輯》期刊中發(fā)表“由材料分析觀點(diǎn)看英特爾14nm/14nm+演進(jìn)”一文，比較英特爾(Intel)的14nm及14nm+6T SRAM差異,。6T SRAM單元面積越小,，顯示在同樣尺寸大小的元件可以植入更多的記憶體單元。圖2是2017年初英特爾指出14nm跨入10nm時(shí),，同樣大小的邏輯區(qū)域會(huì)增加2倍以上的記憶體單元,，故6T SRAM單元面積通常被視為衡量制程優(yōu)劣的重要因素,。
圖2：英特爾指出SRAM密度與線寬發(fā)展的關(guān)系
圖3a、3b分別指出iPhone 8 (i8)以及Galaxy S8 (S8)之芯片SRAM區(qū)域的STEM影像俯視圖,，我們可以發(fā)現(xiàn)i8制程中的鰭片間距(Fin pitch)較S8的小,，進(jìn)而影響了6T SRAM的單元面積，i8的面積為0.040um2,，遠(yuǎn)遠(yuǎn)小于S8的0.049um2,，然而圖3c、3d顯示兩者在制程上并無材料選擇上的差異,，所以相信i8整體效能勝出,，與其邏輯區(qū)域搭載單元數(shù)量有相對(duì)之關(guān)系(若SRAM整體區(qū)域大小相同的狀況下，i8搭載的記憶單元數(shù)量將是S8的1.25倍),。
圖3：(a)i8 SRAM區(qū)域的STEM影像,；(b)S8 SRAM區(qū)域的STEM影像；(c)i8 SRAM區(qū)域的EDS影像圖,；以及(d)S8 SRAM區(qū)域的EDS影像圖
FinFET結(jié)構(gòu)與特性
進(jìn)一步看看兩者間鰭片結(jié)構(gòu)的差異,，透過TEM的影像以及EDS影像，我們可以解析其極細(xì)微的差異,，圖4a,、4b呈現(xiàn)的是i8以及S8中鰭式矽基板的形貌，包含了N型(N-Fins)以及P型(P-Fins)結(jié)構(gòu),。
圖4：(a)i8 FinFET結(jié)構(gòu)的TEM影像,；(b)S8 FinFET結(jié)構(gòu)的TEM影像；(c)i8 FinFET結(jié)構(gòu)的EDS影像圖,；以及(d)S8 FinFET結(jié)構(gòu)的EDS影像圖
兩者的設(shè)計(jì)間存在著一些差異：首先,，i8的N-Fins結(jié)構(gòu)有二分之一的底部是相連的，這里跟S8的每個(gè)鰭片彼此間有很大的不同,；表1統(tǒng)整了一些N-Fins的指標(biāo)性尺寸,，在這里我們可以發(fā)現(xiàn)兩家的制程設(shè)計(jì)走向不一樣的路線，S8致力于增加與閘極接觸的鰭片高度(Fin High)與鰭片寬度(Fin Width),，因此S8在這兩個(gè)數(shù)字上都是略勝i8的,，這個(gè)設(shè)計(jì)完全符合FinFET增加通道面積的概念。雖然i8可能在通道面積上略小于S8,，但其鰭片間距卻比S8小非常多,，因此我們認(rèn)為i8除了增加通道面積外，也兼顧縮小單元面積大小,，因而能大幅增加SRAM單元數(shù)量,。
表1：鰭片的高度、寬度與間距差異：i8 vs. S8
另一方面是材料的選擇,，從圖4c,、4d的EDS影像顯示,，兩種10nm的FinFET成份組成是大同小異的，而且也沒有出現(xiàn)跟以往不同的新材料,，但是,，i8在P-Fins的設(shè)計(jì)上有一個(gè)較獨(dú)特的地方，我們發(fā)現(xiàn)了明顯的鍺(Ge)訊號(hào)出現(xiàn)在鰭片上,，而且整整涵蓋了三分之一的鰭片,，意即i8直接將鍺元素添加于P-Fins結(jié)構(gòu)中；而對(duì)照S8的設(shè)計(jì),，在P-Fins結(jié)構(gòu)的頂端也可觀察到鍺訊號(hào),，但是非常微弱,，而且只占整體十分之一的鰭片長,。
在2016年IEEE國際電子元件會(huì)議(International Electron Device Meeting，IEDM)的一篇文章‘Setting the Stage for 7/5 nm’中提及,，在鰭片中添加鍺確實(shí)能夠有效地提升電洞的遷移率,，而且三星,、GLOBALFOUNDRIES、IBM皆已計(jì)劃在7nm制程中使用,，目前各廠尚未量產(chǎn)或大量添加,，原因可能是尚未完全克服添加鍺后形成的錯(cuò)位跟缺陷，但我們的確看到臺(tái)積電已經(jīng)在10nm量產(chǎn)中使用此技術(shù)領(lǐng)先群雄,。
SiGe組成與應(yīng)變
在目前的制程中,，磊晶所生長的矽鍺(SiGe)結(jié)構(gòu)系利用矽鍺與矽之間晶格常數(shù)差異產(chǎn)生應(yīng)變，從而提高載子的遷移率,，這使得邏輯元件在相同尺寸下，性能可以得到很大的提升,。為了讓讀者一窺SiGe全貌,，我們準(zhǔn)備一個(gè)極薄(依照?qǐng)D5中閘極下緣high-k材料的邊界及其下方的鬼影判斷，我們制備的樣品寬度為一個(gè)鰭片左右,，約5~10nm)的樣品來觀察鰭片上方磊晶的SiGe結(jié)構(gòu),。
圖5：(a)i8與(b)S8平行鰭片方向閘極與SiGe結(jié)構(gòu)；(c)i8與(d)S8 SiGe結(jié)構(gòu)處的EDS元素分布圖
圖5即是在i8與S8平行P-Fins方向上觀察到閘極與SiGe部位的高角度環(huán)形暗場(HAADF)影像及其EDS mapping影像,。我們可以因此推敲一些設(shè)計(jì)細(xì)節(jié)：i8所使用接觸SiGe的金屬觸點(diǎn)W為多段設(shè)計(jì),，但S8卻是一整塊的W材料；另一方面,，比較SiGe的大小面積,，即可看到S8的SiGe相對(duì)面積較小，可能在制程的過程中有較大的SiGe損耗,，這一點(diǎn)在i8中可以看到其SiGe整體結(jié)構(gòu)優(yōu)于S8的表現(xiàn),。最后,，在HAADF影像及EDS成份分析，則可觀察到兩者的SiGe皆呈現(xiàn)兩個(gè)不同濃度的成份分布,，中心與外層的鍺濃度不相同,，而這個(gè)設(shè)計(jì)最早在英特爾的14nm+時(shí)已經(jīng)觀察到了，相信濃度變化的SiGe應(yīng)可導(dǎo)致更大的應(yīng)變,，使得載子的遷移率能夠有效地提升,。
金屬連線與尺寸微縮
最后使用SEM觀察整體SRAM金屬連線的狀況(圖6)，在此可以清楚地看到i8在這個(gè)部份遠(yuǎn)遠(yuǎn)勝過S8,，粗估M1至M11,，i8的尺寸就比S8將近少了300nm，在這個(gè)金屬連線迅速降低的情況下,，相對(duì)而言即是帶來寄生電容及訊號(hào)延遲(RC-delay)的現(xiàn)象,。RC-delay的影響因子如下： 20180209_10nm_NT31F1
ρ= 互連導(dǎo)線電阻值
ε= 圍繞導(dǎo)線的介電材料之介電常數(shù)
L= 金屬互連的長度
W= 寬度或互連的間隔
在導(dǎo)線距離W迅速減少的情況下，為了降低RC-delay的方法有二,，第一為更換更低電阻的導(dǎo)線材料,，這一點(diǎn)在日前于舊金山舉行的IEDM 2017上，英特爾透露其10nm的制程節(jié)點(diǎn)細(xì)節(jié),，他們將為最底部的兩互連層更換新材料——鈷(cobalt),，這個(gè)部份的細(xì)節(jié)將在日后進(jìn)一步揭露；第二即是使用更低介電常數(shù)的材料做為low-k層,。本文在i8與S8的討論中,，并沒有發(fā)現(xiàn)到金屬導(dǎo)線材料的更新，所以我們推斷i8所使用的low-k材料可能也優(yōu)于S8,，才能在尺寸最佳化300nm的情況下,，依然保持高效能。
圖6：10nm制程金屬內(nèi)連結(jié)的SEM影像：(a) i8與(b)S8
結(jié)語
根據(jù)i8與S8的FinFET比較,，以筆者的角度觀察,，S8規(guī)規(guī)矩矩地走向尺寸微縮，以及增加通道面積的方向,，但是i8在這個(gè)架構(gòu)概念下增加了更多的巧思,，提升了整體邏輯區(qū)的密度，同時(shí)也在制程中添進(jìn)了一些極微小的差異來改善效能,。
透過進(jìn)一步的材料分析,，就能幫助制程端以及讀者發(fā)現(xiàn)并了解這些極小的差異。正所謂“見微知著”,，小小的一個(gè)SRAM區(qū)域就已經(jīng)藏在許多設(shè)計(jì)上的小細(xì)節(jié),，而且最后的勝負(fù)就來自于這些每一個(gè)小細(xì)節(jié)的累積。
因應(yīng)10nm以下的制程即將開打，制程端在微縮尺寸將會(huì)面臨更多的挑戰(zhàn),，此時(shí)制程的驗(yàn)證能力,，如何精準(zhǔn)地提供在幾個(gè)納米間的差距，絕對(duì)是致勝的關(guān)鍵,。借由材料分析帶來的強(qiáng)大驗(yàn)證武器,，將成為制程端以及讀者的眼睛，并一起投入接下來的每一個(gè)戰(zhàn)場,。