0 引言

    隨著工藝技術(shù)的發(fā)展,，CMOS器件的尺寸以及功耗越來越小,。為了便于攜帶，要求用于移動(dòng)設(shè)備中的射頻集成電路具有較低的功耗,。然而,，由于線性度和功耗兩者之間的相互制約，高線性度設(shè)計(jì)逐漸成為目前CMOS射頻集成電路領(lǐng)域研究的重點(diǎn)和熱點(diǎn)^[1-4],。

    一般而言,，由于混頻器的輸入信號(hào)功率遠(yuǎn)大于低噪聲放大器的輸入信號(hào)功率，因此射頻接收機(jī)的線性度主要受限于混頻器,，并使混頻器的線性度成為其較為重要的考量指標(biāo),。目前，關(guān)于改進(jìn)混頻器線性度的技術(shù)已經(jīng)有了較多的研究成果,。文獻(xiàn)[5]通過在晶體管本征柵源電容并聯(lián)電容,，降低了三階交調(diào)分量IMD3的幅度。雖然該技術(shù)改進(jìn)了三階交調(diào)點(diǎn)IIP3,，但是額外的電容限制了電路的工作頻率,。文獻(xiàn)[6]通過在開關(guān)級(jí)引入LC濾波電路，并利用濾波器降低了在本振頻率處開關(guān)級(jí)晶體管寄生電容的影響,，實(shí)現(xiàn)了開關(guān)級(jí)線性度的提高,，但改善非常有限,。

    本文采用一種全新的線性度提高技術(shù),，通過在跨導(dǎo)放大器級(jí)處引入電感源極退化方式的正反饋補(bǔ)償技術(shù)，提高整個(gè)混頻器電路的線性度,。同時(shí),，通過引入電流注入技術(shù)^[7-10]，改善電路的噪聲和增益性能,。該混頻器采用TSMC 0.13 μm CMOS工藝設(shè)計(jì),，運(yùn)用ADS2009U軟件對(duì)其進(jìn)行仿真驗(yàn)證，并進(jìn)行了版圖設(shè)計(jì),。仿真結(jié)果表明,，該混頻器在不影響其他指標(biāo)的前提下，極大地提高了其線性度IIP3指標(biāo),，使其達(dá)到8.6 dBm的高線性度,。通過合理優(yōu)化整體參數(shù)，噪聲系數(shù)僅為10.9 dB,，增益高達(dá)14 dB,，在同類混頻器設(shè)計(jì)中，性能指標(biāo)較優(yōu),。

1 線性度提高技術(shù)

    由于有源混頻器的線性度主要取決于跨導(dǎo)級(jí)的線性度,，因此本文在跨導(dǎo)級(jí)引入線性提高技術(shù),。圖1給出了本文所采用的跨導(dǎo)級(jí)電路圖，它由M₁和M₂組成的CMOS反相器,、共柵晶體管M₃,、電流源M4和退化電感L₁～L₃組成。共柵晶體管M₃作為輔助放大器,，用于抵消作為主放大器的CMOS反相器所產(chǎn)生的三階交調(diào)分量IMD3,。源極退化電感L₁和L₂用于輸入阻抗的匹配^[5]，退化電感L3用于控制正反饋補(bǔ)償中的三階跨導(dǎo)分量,。該電路通過主從放大器產(chǎn)生大小相等,、相位相反的IMD3分量，并在其相加時(shí)抵消,，從而改善了混頻器的線性度,。

    如圖1所示，輸出電流I_out的大小如下所示：

    其中,，I₁,、I₂和I₃分別是晶體管M₁、M₂和M₃的漏極電流,。由于跨導(dǎo)級(jí)是電路非線性特性產(chǎn)生的主要因素,，將I₁、I₂和I₃用泰勒級(jí)數(shù)展開式表達(dá)如下：

    μ_n是器件的電子遷移率,，C_OX是柵極單位面積電容量,，V_THN是N型MOSFET的開啟電壓。式(5)的第一項(xiàng)代表偏置電流,，第二項(xiàng)和第三項(xiàng)代表交流信號(hào)電流,，第三項(xiàng)產(chǎn)生非線性失真。輸入信號(hào)V_gs越大,，MOSFET所產(chǎn)生的非線性失真越明顯,。

    為了分析每一個(gè)電感源極退化放大器所產(chǎn)生的非線性效應(yīng)，圖2給出了包含有退化電感的CMOS模型的電路圖,。其中圖2(a)為共源結(jié)構(gòu)的NMOS,，圖2(b)為共源結(jié)構(gòu)的PMOS，圖2(c)為共柵結(jié)構(gòu)的NMOS,。為了簡(jiǎn)化分析,，該模型忽略了對(duì)線性度影響較小MOS晶體管二階效應(yīng)，如溝道長(zhǎng)度調(diào)制效應(yīng),、體效應(yīng),，以及其他的寄生電容效應(yīng)。由圖2可知,，漏電流(I₁,、I₂和I₃)和輸入電壓(V_RF)之間的關(guān)系表達(dá)式如下所示：

    其中,，V_gs1、V_gs2和V_gs3分別是MOS器件M₁,、M₂和M₃的柵源間電壓,。

    將式(2)～式(4)和式(7)～式(10)代入到式(1)中可得到^[11]：

    本文所采用的跨導(dǎo)級(jí)的輸出電流包含有基波頻率的二階和三階交調(diào)分量，較高階次的交調(diào)分量已經(jīng)在計(jì)算過程中忽略,。相應(yīng)跨導(dǎo)級(jí)的輸入三階交調(diào)點(diǎn)IIP3可被表示為：

    其中,，一階跨導(dǎo)g_m1是跨導(dǎo)級(jí)的基本增益。IMD3主要取決于三階跨導(dǎo),，而三階跨導(dǎo)由退化電感和工藝相關(guān)參數(shù)(k₁,、k₂和k₃)決定。為了便于分析與計(jì)算,，僅將式(11)中每個(gè)跨導(dǎo)的前三項(xiàng)代入式(12)中,，可得：

    式(13)中一階跨導(dǎo)g_m1的前兩項(xiàng)和第三項(xiàng)分別代表了主從放大器的基本跨導(dǎo)系數(shù)。式(13)表明：為了使混頻器具有基本增益,，必須保證前兩項(xiàng)要大于第三項(xiàng),，而且，需要合理地設(shè)計(jì)退化電感的大小以抵消該跨導(dǎo)級(jí)的三階跨導(dǎo)項(xiàng)g_m3,，退化電感的取值應(yīng)如下式所示^[11]：

    上式中電感L₁和L₂必須采用較小的數(shù)值,，主要有三個(gè)方面的原因：(1)由于k₁和k₂是決定跨導(dǎo)級(jí)基本增益的主要因素，因此工藝相關(guān)參數(shù)k₁和k₂應(yīng)相對(duì)大于k₃,；(2)較大的L₁和L₂使得式(13)的分母增加,，惡化了跨導(dǎo)級(jí)的IIP3，且較大的L₁和L₂增加了電路芯片的面積,，提高了設(shè)計(jì)成本,；(3)L₃的電感值基于式(14)進(jìn)行選取，且鑒于L₁,、L₂和L₃也對(duì)電路的輸入阻抗造成影響，因而在取值的過程中也要兼顧電路的輸入阻抗,，使其匹配到50 Ω,。所以通過合理優(yōu)化設(shè)計(jì)參數(shù)，本文所采用的跨導(dǎo)級(jí)電路可有效減小三階交調(diào)分量,，得到較高的IIP3值,。

2 工作原理與性能分析

    圖3所示為本文所設(shè)計(jì)的混頻器電路圖，該混頻器基于折疊拓?fù)浣Y(jié)構(gòu),，其主要由四部分組成：跨導(dǎo)級(jí)(M₁～M₃),、開關(guān)級(jí)(M₄～M₅)、負(fù)載級(jí)(R_L)和電流注入級(jí)(M6～M7),。通過引入電流注入結(jié)構(gòu),，改善了混頻器的增益和噪聲特性,。

    此混頻器采用TSMC 0.13 μm CMOS工藝設(shè)計(jì)，運(yùn)用ADS2009U軟件對(duì)其進(jìn)行仿真,，并完成了版圖設(shè)計(jì),。如上所述，在保證輸入阻抗匹配的前提下,，盡量選擇較小的L₁和L₂的電感值,，而且L₃電感值的選取要滿足式(14)所示的條件，以抵消該跨導(dǎo)級(jí)的三階跨導(dǎo)項(xiàng)g_m3,，進(jìn)而改善電路的線性度,。

    混頻器工作電壓為1.2 V，射頻輸入頻率2.45 GHz,，功率-30 dBm,；本振頻率2.35 GHz，功率0 dBm,，工作電流為7.2 mA,。輸入三階交調(diào)點(diǎn)的IIP3仿真結(jié)果圖如圖4所示。在本振功率為0 dBm時(shí),，其為8.6 dBm,，線性度指標(biāo)較優(yōu)。圖5和圖6分別給出了噪聲系數(shù)NF和轉(zhuǎn)換增益隨著本振功率變化的仿真結(jié)果,，在本振功率為0 dBm時(shí),，噪聲系數(shù)為10.9 dB，增益為14 dB,。

    圖7為該混頻器電路的版圖,，版圖尺寸為0.71 mm×0.62 mm。表1給出了本文所設(shè)計(jì)的高線性度混頻器與以往文獻(xiàn)所設(shè)計(jì)的混頻器的比較結(jié)果,。為了便于比較,，給出了采用式(15)所示的歸一化FOM指標(biāo)^[12]。由該表可見,，本文所設(shè)計(jì)的混頻器的綜合性能指標(biāo)最優(yōu),，F(xiàn)OM達(dá)到16.06 dB。

式中,，G為增益,，NF為噪聲系數(shù)，P為電路所消耗的功耗,。

3 結(jié)論

    本文通過理論分析,，為抵消三階跨導(dǎo)分量，得到更高的線性度提供了設(shè)計(jì)方向。該跨導(dǎo)放大器最終應(yīng)用于折疊結(jié)構(gòu)式混頻器當(dāng)中,，以改善混頻器的線性度,，并且通過引入電流注入技術(shù)改善電路的增益和噪聲。仿真結(jié)果表明,，該混頻器達(dá)到IIP3=8.6 dBm的較高線性度,，增益高達(dá)14 dB，噪聲系數(shù)僅為10.9 dB,。通過與其他相關(guān)研究成果相比較可知,，本文所設(shè)計(jì)的混頻器歸一化FOM指標(biāo)最優(yōu)，達(dá)到16.06 dB,。

    通過采用本文提供基于電感源極退化技術(shù)的高線性跨導(dǎo)放大器設(shè)計(jì)方法,，并利用TSMC 0.13 μm CMOS工藝完成了某型號(hào)UWB射頻通訊芯片中的混頻器單元設(shè)計(jì)與仿真。目前,，該混頻器電路芯片已下線,，并利用多項(xiàng)目晶圓合作MPW項(xiàng)目進(jìn)行了流片。

參考文獻(xiàn)

[1] LI B,，SUN L,，KO C T，et al.A high-linearity capacitance-to-digital converter suppressing charge errors from bottom-plate switches[J].IEEE Transactions on Circuits and Systems-I：Regular Paper,，2014,，61(7)：1928-1941.

[2] HE S，SAAVEDRA C E.Design of a low voltage and low-distortion mixer through volterra-series analysis[J].IEEE Transactions on Microwave Theory and Technology,，2013,，61(1)：177-184.

[3] 谷江，毛陸虹,，門春雷,，等.一種電流注入式零中頻正交混頻器[J].固體電子學(xué)研究與進(jìn)展，2012,，32(3)：281-285.

[4] MOLLAALIPOUR M,，MIAR N H.An improved high linearity active CMOS mixer：design and volterra series analysis[J].IEEE Transactions on Circuits and Systems-I：Regular Papers，2013,，60(8)：2092-2103.

[5] YANG M S,，LEE S G.Linearity improvement technique for the common-source transconductance stage[C].IEEE Midwest Int.Circuits Syst.Conf.，Cairo,，Egypt，Dec.2003.

[6] MOLLAALIPOUR M,，NAIMI H M.An improved high linearity active CMOS mixer：design and volterra series analysis[J].IEEE Transactions on Circuits and Systems-I：Regular Papers,，2013，60(8)：2092-2103.

[7] YEH C I,，F(xiàn)ENG W S,，HSU C Y.0.9-10.6 GHz UWB mixer using current bleeding for multi-band application[J].Electronics Letters,，2014，50(3)：186-187.

[8] HO S S,，SAAVEDRA C E.A CMOS broadband low-noise mixer with noise cancellation[J].IEEE Transactions on Microwave Theory and Technology,，2010，58(5)：1126-1132.

[9] LEE T H.The design of CMOS radio frequency integrated circuits[M].Cambridge Uuiversity Press,，2001.

[10] MOLLAALIPOUR M,，MIAR N H.An improved high linearity active CMOS mixer: design and volterra Series Analysis[J].IEEE Transactions on Circuits and Systems-I：Regular Papers，2013,，60(8)：2092-2103.

[11] KIM M G,，YUN T Y.Analysis and design of feedforward linearity-improved mixer using inductive source degeneration[J].IEEE Transactions on Microwave Theory and Technology，2014,，62(2)：323-331.

[12] VIDOJKOVIC V,，VANDERTANG J，LEEUWENBURGH A,，et al.A low-voltage folded-switching mixer in 0.18-μm CMOS[J].IEEE Journal of Solid-State Circuits,，2005，40(6)：1259-1264.

[13] SHI L X,，CHEN C,，WU J H，et al.A 1.5-V current mirror double-balanced mixer with 10-dBm IIP3 and 9.5-dB conversion gain[J].IEEE Transactions on Circuits and Systems-II：Express Briefs,，2012,，59(4)：204-208.

[14] HE S，SAAVEDRA C E.An ultra-low-voltage and low-power×2 subharmonic downconverter mixer[J].IEEE Transactions on Microwave Theory and Technology,，2012,，60(2)：311-317.