電子系統(tǒng)層級(ESL)和高階合成(HLS)方案試圖以硬體取代軟件,。法新社在過去,，由于軟件內(nèi)容不多、產(chǎn)品制備不容易延滯,，開發(fā)業(yè)者會先設(shè)計硬體,，再完成軟件設(shè)計,。時至今日，軟件內(nèi)容大增，軟件設(shè)計逐漸比硬體占更多時間與成本,，且是產(chǎn)品功能重要實現(xiàn)關(guān)鍵,。

　　軟件功能受到重視之甚，使得硬體開始被視為支援軟件最佳化之平臺?，F(xiàn)在許多開發(fā)業(yè)者會先設(shè)計軟件,，并依據(jù)成本、功耗,、存儲器容量,、體積等軟件效能限制，去建造支援該軟件的硬體設(shè)計,。

　　軟,、硬體不只是技術(shù)層面需要顧及，還牽涉到公司結(jié)構(gòu)問題,，傳統(tǒng)公司部門分化根深蒂固,，而組織須將整體系統(tǒng)列入考量而非單純優(yōu)化軟件或硬體。

　　電子系統(tǒng)層級(ESL)技術(shù)和高階合成(High Level Synthesis,；HLS)解決方案無法解決此問題,，因為這些解決方案試圖以硬體取代軟件。

　　雖然產(chǎn)業(yè)對于軟件設(shè)計復(fù)雜度,、原型,、驗證品質(zhì)等要求提升使成本大增，不過進階驗證方法,、大規(guī)模IP廣泛應(yīng)用,、復(fù)雜性轉(zhuǎn)移至軟件、數(shù)位與類比工具演進等現(xiàn)象,，都使得設(shè)計成本相對降低,。

　　而物聯(lián)網(wǎng)(IoT)興起也創(chuàng)造許多新的產(chǎn)業(yè)結(jié)構(gòu)需求，帶來包括小規(guī)模設(shè)計與彈性成本等不同機會,，更使人們對于區(qū)塊創(chuàng)造與整合自動化,、全芯片驗證、平臺程式設(shè)計的需求大幅提升,。

　　此外,，物聯(lián)網(wǎng)新進公司不見得需要習(xí)得電子設(shè)計技能。在很多情況下,，軟,、硬體最佳化是橫跨整體產(chǎn)業(yè)的挑戰(zhàn)，并不只是IC設(shè)計者或組織內(nèi)部門單方面的問題,，因此,，IC設(shè)計者得顧及整體產(chǎn)業(yè)格局,，也得提升芯片抽象化層次。

　　在硬體設(shè)計專案流程初期,，可透過不同開發(fā)工具來提早執(zhí)行軟件整合與抽象化,，例如軟件開發(fā)工具(SDK)、虛擬平臺(Virtual Platform),、RTL模擬,、模擬(Emulation)、以FPGA為基礎(chǔ)的客制化原型建造(custom-built FPGA-based prototypes),、運用實際芯片開發(fā)版來開發(fā)軟件等等,。

　　許多產(chǎn)業(yè)人士認(rèn)為，3D整合硬體構(gòu)裝設(shè)計趨近成熟,，將是符合成本效益之解決方案,。智能型系統(tǒng)體積持續(xù)縮小后，應(yīng)用裝置則愈來愈需要將不同技術(shù)密集整合于小型封包,，包括類比、數(shù)位,、射頻(RF),、微機電系統(tǒng)(MEMS)等等，能提供更高的連接頻寬,、更低延遲性,、更大模組化與異質(zhì)化。

　　臺積電立下長期計劃,，欲以3D超級芯片整合技術(shù)模擬人腦運作方式,。臺積電曾于2013年指出，希望以20瓦特功率達到此目標(biāo),，不過,，要達到該整合技術(shù)目標(biāo)，就表示還要比現(xiàn)有芯片技術(shù)縮小200倍,，預(yù)估要等到2028年2納米節(jié)點制程時才有機會實現(xiàn),。

　　系統(tǒng)級設(shè)計師一旦解決3D 整合技術(shù)的功率消耗(power dissipation)、溫度,、連接度(interconnectivity),、穩(wěn)定性等問題后，即可獲得效能與功能提升優(yōu)勢,。

　　未來數(shù)年內(nèi),，愈來愈多電子設(shè)計自動化(EDA)工具將從硬體、軟件,、系統(tǒng)等層面,，影響整體產(chǎn)業(yè)的微觀,、宏觀設(shè)計。不過單靠EDA工具難以解決所有問題,，因此EDA,、軟件、系統(tǒng),、硬體制造與組裝公司都可能相互購并,，以聯(lián)手推出有效解決方案。