《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 高端訪談 > 快速實(shí)踐復(fù)雜算法的Synphony HLS解決方案

快速實(shí)踐復(fù)雜算法的Synphony HLS解決方案

2010-03-01
作者:陳穎瑩

  從數(shù)學(xué)家天馬行空的想法和極為復(fù)雜的算法到RTL代碼往往需要耗費(fèi)大量的時間和人力,,資源相對不足的公司可能因此而放棄一個很好的項(xiàng)目,。針對這個問題,Synopsys公司近日推出Synphony HLS(High Level Synthesis)解決方案,。Synopsys公司系統(tǒng)與高層次設(shè)計(jì)產(chǎn)品部門市場主管Chris Eddington先生向記者介紹,,該解決方案實(shí)現(xiàn)了從M語言到優(yōu)化RTL的自動流程,,與傳統(tǒng)RTL流程相比,能夠?yàn)橥ㄐ藕投嗝襟w應(yīng)用提供高達(dá)10倍速的更高的設(shè)計(jì)和驗(yàn)證能力,。Synphony HLS為ASIC和FPGA的應(yīng)用,、架構(gòu)和快速原型生成最優(yōu)化的RTL。此外,,通過在虛擬平臺中為系統(tǒng)驗(yàn)證和早期軟件開發(fā)生成C模型,,Synphony HLS補(bǔ)充了基于C/C++的程序流。


從M語言和高級IP到優(yōu)化RTL的自動流程
  由于Mathworks的MATLAB環(huán)境能夠在極高的抽象層級上進(jìn)行簡潔的行為表達(dá),,現(xiàn)已被廣泛地用于算法探索和設(shè)計(jì),。在這種環(huán)境下開發(fā)的M語言模型通常在RTL下被進(jìn)行重新編碼和重新驗(yàn)證,有些情況下用C/C++進(jìn)行實(shí)施和驗(yàn)證,。與效率低下和容易出錯的人工重新編碼流程不同,Synphony HLS直接從高層次的M語言編碼和Synphony HLS優(yōu)化的IP模型庫中創(chuàng)建可執(zhí)行的RTL和C模型,。通過采用獨(dú)特的約束驅(qū)動的定點(diǎn)傳播功能,,設(shè)計(jì)師們可以快速和直觀地從高層次浮點(diǎn)M碼的可綜合子集中獲得定點(diǎn)模型。然后由Synphony HLS引擎合成已從架構(gòu)上進(jìn)行了優(yōu)化的RTL,,以滿足面積,、速度和功耗目標(biāo)。


  Chris告訴記者,,他們的客戶Toyon研究公司的算法開發(fā)師Richard Cagley博士表示:“Synphony HLS解決方案將顯著地改變FPGA和ASIC在系統(tǒng)驗(yàn)證和嵌入式軟件開發(fā)中的應(yīng)用方式,。傳統(tǒng)的HLS方法繼續(xù)承擔(dān)著重要的硬件工程資源,將我的算法翻譯成RTL,,在FPGA和ASIC芯片上進(jìn)行運(yùn)行,。Synphony HLS使我能夠用MATLAB進(jìn)行高層級仿真和產(chǎn)品編碼,這意味著我現(xiàn)在僅用幾小時或幾天的時間就能夠直接從仿真到達(dá)硬件,,而不用數(shù)月或數(shù)年的時間,。這對基于我們算法的生產(chǎn)力、生產(chǎn)進(jìn)度和產(chǎn)品質(zhì)量有廣泛的影響,。”


來自單一模型的高層次綜合
  Synphony HLS引擎能夠?yàn)锳SIC,、FPGA、快速原型或虛擬平臺綜合優(yōu)化的架構(gòu),,同時通過各級別的實(shí)施流程保持驗(yàn)證的連貫性,??紤]到用戶指定的目標(biāo)和架構(gòu)限制,通過在語言和模型邊界(包括M語言和IP模塊)以及整個設(shè)計(jì)層次上應(yīng)用排線,、編制和約束優(yōu)化,,HLS引擎能夠在多層級上進(jìn)行自動優(yōu)化。


挑戰(zhàn)DSP
  與DSP芯片不一樣,,這里所指的DSP是指協(xié)助芯片設(shè)計(jì)公司,,把進(jìn)行數(shù)字信號處理的復(fù)雜數(shù)學(xué)和邏輯公式寫入到ASIC或者FPGA中,從硬件上完成數(shù)字信號處理,。Chris表示,,借助于Synphony HLS中的M-synthesis技術(shù)、C-model生成器,、IP模型庫和用于ASIC和FPGA的Synphony HLS引擎,,工程師可以隨心所欲地將復(fù)雜的算法集成到硬件里,省去了復(fù)雜硬件編程等系列問題,,這樣比在已有的DSP芯片上使用軟件編程方式實(shí)現(xiàn)數(shù)字信號處理速度快很多,。不可否認(rèn),這是對DSP芯片廠商的一個挑戰(zhàn),。


  Synopsys副總裁兼Synplicity事業(yè)部總經(jīng)理Gary Meyers表示:“迄今為止,,還沒有一種能夠在抽象層級上自動獲取連貫驗(yàn)證流程的方法,也沒有用非常流行的M語言實(shí)現(xiàn)具備優(yōu)化輸出的實(shí)現(xiàn)流程,。有了Synphony HLS,,我們能夠?yàn)橄到y(tǒng)和軟件驗(yàn)證提供一種比競爭對手更快和更可靠的方法。結(jié)合Synopsys技術(shù)領(lǐng)先的系統(tǒng)原型和硬件輔助驗(yàn)證解決方案,,設(shè)計(jì)團(tuán)隊(duì)們能夠更加經(jīng)濟(jì)和更加可靠地設(shè)計(jì)和驗(yàn)證他們復(fù)雜的芯片和軟件,。”

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載,。