概述

Super-junction類型的高壓功率MOSFET具有更低的導通電阻,，因此在通信電源,，服務器電源，電源適配器以及臺式電腦電源和照明整流器等應用中得到廣泛的使用,。Alpha MOS就是基于Super-junction技術開發(fā)的高壓功率MOSFET,，其采用8英寸晶圓,，明顯提升了器件性能和可靠性。

本文主要針對Alpha MOS在主動功率因素校正電路(PFC)中的設計要點和注意事項給出建議和解決方案,。

1.Alpha MOS的工作特性

Alpha MOS的導通電阻x芯片面積(RdsA)性能指標比AOS平面工藝MOSFET高3.5倍,，導通電阻x米勒電容(RdsxQgd)性能比平面工藝MOSFET高5.7倍。Alpha MOS是目前super-junction產(chǎn)品中同等級下FOM性能最高的,，比同等級排名第二的高速開關型super-junction 產(chǎn)品高出45%(圖1),。

圖1：RdsxQgd和FOM(RdsxQg)的性能對比

由于Alpha MOS 具有開關速度快，結電容小的特點,，對減少開關損耗,，提高效率有很大幫助。但是在設計中需要更謹慎小心,。與傳統(tǒng)的MOSFET相比，Alpha MOS需要更仔細的設計驅(qū)動電路和PCB布線,，在并聯(lián)應用中也需要格外注意開關噪聲對驅(qū)動信號的影響,。

Super-junction類型的MOSFET由于其特有的空間電荷結構，開關速度比傳統(tǒng)MOSFET快的多,。圖2-圖5是600V/20A等級super-junction 產(chǎn)品的開關特性對比,。competitor1為電源類產(chǎn)品應用最廣泛的一種super-junction型 MOSFET，competitor2則是另一種高速開關型的super-junction MOSFET,。

圖2：門極驅(qū)動電荷對比

圖3：漏極電流與門極驅(qū)動關系對比

圖4：漏極電壓與門極驅(qū)動關系對比

圖5：結電容與漏極電壓關系對比

從對比中可以看出Alpha MOS主要的優(yōu)勢在結電容,，同等級的MOSFET結電容越小，在同樣驅(qū)動條件下開關速度就越快,，在硬開關電路中,，這是一個很大的優(yōu)勢。但是過快的開關速度會產(chǎn)生很高的dv/dt和di/dt,，這對于MOS的工作可靠性是有害的,，同時也是電源系統(tǒng)中噪聲的來源。

Alpha MOS的Qg很小,，對于減少驅(qū)動損耗是個優(yōu)點,。在實際應用中，Qg或者Ciss小的MOSFET,，它的驅(qū)動信號更容易受主功率回路的干擾,，特別在高壓應用中這個問題十分突出。如果對開關速度不加限制,，過高的dv/dt 很容易耦合到驅(qū)動回路中,，造成驅(qū)動信號紊亂，甚至導致MOS燒毀,。

在大功率應用中,，MOS的并聯(lián)往往是常用的手段,。但是對于像Alpha MOS這樣的高速開關器件，并聯(lián)需要格外注意,。開關速度越快的MOS,，并聯(lián)時越容易導致工作不平衡，驅(qū)動參數(shù)選擇不當甚至會導致額外的干擾,。

可以看出,，Alpha MOS雖然性能優(yōu)異但是對設計使用的要求也比較高。它并非如傳統(tǒng)的開關器件可以“拿來就用”,。選擇合適的拓撲,，仔細調(diào)節(jié)驅(qū)動參數(shù)，合理規(guī)劃PCB布局,，都有助于增加電路的穩(wěn)定性,，避免不必要的重復勞動。

2．Alpha MOS驅(qū)動電路設計

PFC是電源拓撲中對MOS要求比較高的拓撲之一,，這是因為：（1）PFC有比較寬的輸入電壓范圍?，F(xiàn)代電源大都要求在90-264V的全范圍交流電壓下工作，這意味著MOS既要有足夠的耐壓等級又要能承受較大電流,；（2）PFC的控制環(huán)路速度比較慢,，為了平滑100Hz/120Hz的交流整流紋波，PFC反應時間必須達到數(shù)十ms,。如果控制電路和IC沒有專門進行優(yōu)化,，啟動過程往往會產(chǎn)生很大的沖擊電流，沖擊電流可達正常工作時的5-10倍,；（3）在缺乏欠壓保護的PFC中,，當交流電壓降到低于90V很多時，電路仍有可能繼續(xù)工作,，這也會產(chǎn)生很高的開關峰值電流,，導致干擾和應力超出正常范圍。圖6為典型的PFC電路,，圖7為PFC啟動時,，MOSFET漏極的沖擊電流示意圖。

圖6：典型的PFC電路

圖7：PFC啟動,，MOSFET漏極的沖擊電流

MOSFET的驅(qū)動電路已經(jīng)有很多成熟的方案。在實際應用中,，出于成本考慮,，很多驅(qū)動電路都采用比較簡單的芯片直驅(qū)方案。但是在大功率和性能要求比較高的應用中,，驅(qū)動電路的設計對MOSFET的可靠性和系統(tǒng)的性能仍有很大影響,。

圖8:MOSFET兩種基本驅(qū)動電路結構

在圖8中是最常見的MOSFET驅(qū)動電路,，R1，R2是Rg,，左圖R1+R2是驅(qū)動電壓上升時的充電電阻,，R1單獨作為放電電阻，右圖R2單獨作為充電電阻,，R1和R2并聯(lián)作為放電電阻,。R3是驅(qū)動自放電電阻。C1和C2分別是外加的Cds和Cgs電容,。

（1）dv/dt的控制策略和注意事項

影響dv/dt的因素有MOS自身特性,、開關時的電流峰值，以及驅(qū)動電路的Rg等,。由于Alpha MOS的Ciss特別小,，適當?shù)脑龃驝gs也是有效改善dv/dt的方法。

雖然MOSFET本身可承受的dv/dt和di/dt很高,，但是根據(jù)經(jīng)驗數(shù)據(jù)表明,，通過改變Rg和Cgs，控制dv/dt不超過20V/ns,，對應的di/dt不超過200A/ns，在實際電路中能有較好的工作狀態(tài),。在效率允許的情況下,，dv/dt小于10V/ns，di/dt小于100A/ns更有利于可靠性,，如圖9和圖10所示,。

PFC應用中存在寬輸入電壓范圍，輸入電壓跳變,，以及響應時間慢等特點,，容易出現(xiàn)比較大的沖擊電流。在這種應用中需要特別注意控制峰值電流,，同樣的驅(qū)動參數(shù)下,，峰值電流越大，開關的dv/dt和di/dt越大,。要根據(jù)實際應用中的最大峰值電流來調(diào)整驅(qū)動參數(shù),。在設計中，要監(jiān)測最大沖擊電流下的開關波形,，以確定是否需要調(diào)整驅(qū)動參數(shù),，使MOSFET工作在較好的狀態(tài)。

通過漏源極增加額外的電容也可以比較容易地減小dv/dt,。在正激有源拑位,，橋式軟開關,，諧振類電路中，合適的漏源極電容有助于開關狀態(tài)的優(yōu)化,。而在PFC和反激類電路中則需要小心處理,，要和效率進行適當?shù)钠胶狻Ｔ谛试试S的范圍內(nèi),，通過增大漏源極電容還可以有效地減少EMI,。

圖9：MOSFET關斷dv/dt與放電電阻關系

圖10：MOSFET關斷dv/dt與Cgs關系

（2）減少通過Cgd耦合對驅(qū)動的干擾

由于Alpha MOS的高速開關特性，以及極低的Ciss和Crss,，Alpha MOS更容易受layout不良而導致驅(qū)動受到干擾,。這種干擾往往是由于高頻高壓的走線和驅(qū)動走線靠的太近。使得漏極的高dv/dt信號通過耦合放大的Cgd進入驅(qū)動信號,。如圖11和圖12所示,。

圖11：PFC MOSFET驅(qū)動被干擾

圖12：PFC MOSFET驅(qū)動正常

（3）驅(qū)動端加磁珠

驅(qū)動端加磁珠是種簡單合理的方法，可以抑制驅(qū)動端受干擾產(chǎn)生的尖刺,。建議將磁珠放置在盡可能靠近MOS驅(qū)動端的位置,。TO220等插件封裝可以采用套管式磁珠，貼片封裝的MOS可以采用類似貼片電阻大小的SMD磁珠,。選取磁珠需要查閱其數(shù)據(jù)手冊,，確保可以通過至少3A的電流,，其峰值抑制頻率應在30-100MHz,。通常情況下磁珠并不會對驅(qū)動波形產(chǎn)生影響，當MOS上流過很大電流導致干擾突然增大時,，磁珠才起作用,。

（4）合理放置驅(qū)動元器件的位置

對于有圖騰柱驅(qū)動或者三極管輔助放電的驅(qū)動電路，起到輔助和增強作用的電路元件要盡可能靠近MOS,。特別是地線,，要直接單點與MOS的源級連接，一定要盡量避免在驅(qū)動的地線回路上有主功率部分的電流通過,，否則,，主功率回路中的大電流會耦合到驅(qū)動回路中，造成驅(qū)動的誤開通和誤關斷,?？刂菩酒尿?qū)動信號則要遠離高壓高頻走線。由于芯片的地線往往遠離MOS的源級,，因此只有在小功率的應用中采用芯片直接驅(qū)動,。較大功率或干擾信號強的應用還是建議帶有驅(qū)動增強的輔助驅(qū)動電路。

3 Alpha MOS的并聯(lián)及PCB設計

對于MOS并聯(lián)的情況，首先驅(qū)動電路要盡可能隔離,。嚴禁直接將并聯(lián)MOS的驅(qū)動端連在一起,。由于MOS的漏極電感，結電容以及門檻電壓等可能有差異,，直接將門極相連會使門極驅(qū)動在開關過程產(chǎn)生振蕩,，如圖13所示，振蕩將在低電抗回路中發(fā)生,，嚴重時會導致MOS損壞,。驅(qū)動電阻增大可以對并聯(lián)振蕩起到衰減作用，最好嚴格地隔離并聯(lián)驅(qū)動,。

圖13：直接并聯(lián)的驅(qū)動干擾模型

圖14所示為常見的并聯(lián)方式,，并聯(lián)的MOS分別通過驅(qū)動電阻與圖騰柱電路相連。但這種隔離還不夠徹底,，徹底隔離的方式如圖15電路所示,，兩個MOS分別經(jīng)過各自獨立的驅(qū)動電路驅(qū)動，只在信號輸出端相連,。不管采用哪種驅(qū)動方式,，為了提高可靠性，增大驅(qū)動電阻,，降低dv/dt(比單管更低)都是必要的,。

需要說明的是，在并聯(lián)應用中,，驅(qū)動受干擾的問題要優(yōu)先于并聯(lián)的不平衡問題,。一般的電路中很難保證并聯(lián)的絕對平衡。如果驅(qū)動電路和PCB布局不能兼顧的情況下,，可以適當犧牲一些平衡性，但驅(qū)動的干擾必須被消除,。具體應用中需要仔細權衡,。

圖14：常用并聯(lián)驅(qū)動電路

圖15：完全隔離并聯(lián)驅(qū)動電路

并聯(lián)中PCB布局和走線十分重要，越是高速開關的MOS,，對并聯(lián)均衡的要求就越高,。不均衡的并聯(lián)，不但會導致單個MOS承受過高的電流沖擊和dv/dt（注意到dv/dt與電流成正比）還會在電流重分配的過程中產(chǎn)生振蕩,，干擾驅(qū)動和其他信號,。下面是一些MOSFET并聯(lián)的例子，綠色為正面走線,，紅色為背面走線,。

圖16和圖17是最佳的并聯(lián)走線方式，并聯(lián)的MOS各自漏極和源級的走線長度相同,，驅(qū)動走線與主功率走線在不同方向,。實際應用中可以增大走線面積以取得更好的效果,。

圖16：并聯(lián)MOS散熱片獨立

圖17：并聯(lián)MOS散熱片共用(背靠背)

圖18的MOS布局方式在一些中小功率應用中比較常見，采用這種走線方式可以取得均衡的效果,，但是實際應用要注意減少走線長度以減小走線電感,。

圖18：并聯(lián)MOS散熱片共用(并排)

圖19是一種不良走線方式，左邊的MOS上串聯(lián)了一段走線電阻和電感,，這可能導致右邊MOS的工作電流更大,，dv/dt和di/dt也更大

圖19：并聯(lián)MOS散熱片共用(并排),，不良走線

在一些中小功率的實際應用中,，PCB是單面板，常常采用圖20的方式并聯(lián),。雖然這種方式仍然不能實現(xiàn)走線電感的均衡,，但是通過走線露銅涂錫，減少了電阻的不平衡,。

圖20：并聯(lián)MOS散熱片共用(并排)，單面板小功率

圖16和圖17的布局方式不是很容易實現(xiàn),，圖21是單面板PCB,，并聯(lián)MOS在散熱片拐角處放置，通過增加走線面積和露銅等方式,，可以在一定程度上減少不均衡問題,。

圖21：并聯(lián)MOS散熱片直角布局,，單面板

總結

Alpha MOS是AOS新一代高壓MOSFET產(chǎn)品,，它具有導通電阻小，開關速度快,，結電容小的特點,。Alpha MOS在PFC的應用需要特別謹慎，盡量通過增大Rg,，增加Cgs等方法控制dv/dt小于20V/ns,，并控制啟動過程抑制沖擊電流。由于Alpha MOS的高速開關特性,，需要注意驅(qū)動電路設計和PCB版布局,，盡量減少干擾，在并聯(lián)應用中也需要采用獨立的驅(qū)動電路和合理的PCB走線,。