Cadence設(shè)計系統(tǒng)有限公司近日宣布高科技廠商三星電子有限公司使用Cadence統(tǒng)一數(shù)字流程,,從RTL到GDSII,成功實現(xiàn)了20納米測試芯片的流片,。Cadence Encounter工具集成平臺的流程與方法學的應用,,滿足了三星片上系統(tǒng)(SoC)產(chǎn)品對于高級20納米工藝技術(shù)的需要。該流程處理了IP集成與驗證,,以及20納米工藝的復雜設(shè)計規(guī)則,。
此次成功表明了三星在高級工藝節(jié)點上設(shè)計與生產(chǎn)的領(lǐng)先地位,以及Cadence統(tǒng)一數(shù)字流程拓展到下一個工藝節(jié)點的實力,。此外,,達到這樣的里程碑表明設(shè)計鏈的主要方面——包括IP、庫,、晶圓廠支援與軟件——對于20納米設(shè)計規(guī)則的支持是至關(guān)重要的,。
三星與Cadence的工程師合作,使用Cadence 20納米數(shù)字技術(shù)用于本項目的設(shè)計與實現(xiàn),,該項目采用了一個ARM Cortex-M0微處理器與ARM Artisan Physical IP,。其最終產(chǎn)品是采用了尖端工藝的邏輯芯片,為20納米設(shè)計制定了新標準,。
“三星此次充滿挑戰(zhàn)性的20納米設(shè)計的成功流片是兩家業(yè)界巨頭精誠合作的結(jié)果,,”Cadence硅實現(xiàn)部門研發(fā)部高級副總裁Chi-Ping Hsu說。“此次合作是對Cadnece公司EDA360理念的成功貫徹,,表明了電子公司之間深度合作以實現(xiàn)技術(shù)突破的必要性,。”
此次20納米的合作拓展了Cadence與三星之間在可制造性設(shè)計方面的合作。兩家公司在此前的高級工藝節(jié)點流程已經(jīng)有過成功的合作,,包括通用平臺的 32/28納米流程從RTL綜合到GDSII的完整設(shè)計流程,,以及對三星的低功耗、高介電常數(shù)金屬門(HKMG)工藝的簽收分析,。
“這次流片是三星極其重要的成就,,我們對于團隊所做的工作極其自豪,”三星電子基礎(chǔ)結(jié)構(gòu)設(shè)計中心技術(shù)團隊與系統(tǒng)LSI業(yè)務(wù)部副總裁Kyu-Myung Choi博士說,。“我們知道研究20納米技術(shù)將會面臨極大的挑戰(zhàn),,我們對于Cadence Encounter數(shù)字流程在這樣的高級節(jié)點上解決新問題的能力印象深刻。我們的成功就是最好的證明,。我們非常高興選擇了Cadence,,它幫我們證明了我們在20納米工藝領(lǐng)域的領(lǐng)先地位,。”
Cadence用于20納米數(shù)字流程的產(chǎn)品包括Encounter Digital Implementation System,、RTL Compiler,、Incisive Enterprise Simulator、Encounter Power System,、QRC Extraction,、Encounter Timing System、Encounter Test與 Physical Verification System,。Cadence NanoRoute Router被用于20納米高級數(shù)字布線,。