基于DSP和CPLD的智能相機(jī)系統(tǒng)設(shè)計(jì)與研制
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>145 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：在電子技術(shù)迅猛發(fā)展的推動(dòng)下,，嵌入式實(shí)時(shí)圖像處理成為可能,。在目前的電子技術(shù)條件下,，作者結(jié)合DSP技術(shù),、CPLD/FPGA技術(shù),，以及圖像處理技術(shù),、傳感器技術(shù)等,，開發(fā)設(shè)計(jì)出一種實(shí)用的嵌入式實(shí)時(shí)圖像處理系統(tǒng)---工業(yè)用智能相機(jī)，實(shí)現(xiàn)了產(chǎn)品質(zhì)量的自動(dòng)檢測(cè)和分類,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。