基于FPGA的數(shù)字秒表設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>474 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：在Quartus II軟件平臺(tái)的基礎(chǔ)上，基于VHDL語言及圖形輸入,，采用FPGA設(shè)計(jì)了一款數(shù)字秒表,，同時(shí),，給出了數(shù)字秒表系統(tǒng)設(shè)計(jì)方案及各個(gè)功能模塊的設(shè)計(jì)原理,。通過對(duì)系統(tǒng)進(jìn)行編譯,、仿真，并下載到Cyclone系列EP2C5Q208C8器件中進(jìn)行測(cè)試,，結(jié)果表明,，本設(shè)計(jì)能實(shí)現(xiàn)計(jì)時(shí)顯示、啟停,、復(fù)位及計(jì)時(shí)溢出報(bào)警功能,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。