基于FPGA的高階FIR濾波器強(qiáng)抗干擾數(shù)據(jù)采集系統(tǒng)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>1904 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：介紹了一種適用于在強(qiáng)干擾、關(guān)鍵信號被無用信號淹沒的情況下,，實(shí)現(xiàn)高精度數(shù)據(jù)采集的系統(tǒng),。系統(tǒng)硬件上采用24位高精度A/D采集模擬信號,，采用XILINX公司的FPGA作為主控制器；軟件上通過從A/D讀取數(shù)字化后的信號,，再進(jìn)行高階FIR濾波,，剔除了干擾信號。通過FIR濾波在數(shù)據(jù)采集系統(tǒng)中的運(yùn)用,，采集系統(tǒng)可以較傳統(tǒng)數(shù)據(jù)系統(tǒng)有更高的采集精度和更強(qiáng)的抗干擾能力,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。