基于數(shù)字鎖相環(huán)的晶振頻率同步模塊設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>464 K
標簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：為滿足現(xiàn)代通信技術,、雷達技術、電子測量以及光電應用領域對高穩(wěn)定度高準確度時鐘的要求,，設計了一種基于數(shù)字鎖相環(huán)的晶振同步系統(tǒng),。系統(tǒng)以基于FPGA數(shù)字延遲線的高分辨率鑒頻鑒相器以及在MicroBlaze核中實現(xiàn)的卡爾曼數(shù)字環(huán)路濾波器為核心，通過16 bit DAC微調本地晶振振蕩頻率，使其同步于GPS秒脈沖,，從而獲得了高準確度高,、穩(wěn)定度的本地時鐘。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復下載不扣分，本人上傳資源不扣分,。