基于FPGA的視頻圖像疊加系統(tǒng)設(shè)計源代碼——第三屆OpenHW開放源碼硬件與嵌入式大賽三等獎
所屬分類：源代碼
上傳者：chenyy
文檔大?。?span>3956 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：該系統(tǒng)可支持五路視頻源的輸入,，并由用戶選擇其中兩路進行疊加,，最后通過VGA和LVDS接口顯示疊加后的圖像。整個系統(tǒng)包括了視頻采集模塊,，視頻A\D轉(zhuǎn)換,、SRAM存儲模塊、IIC總線接口模塊,、色彩空間轉(zhuǎn)換模塊,、視頻D\A轉(zhuǎn)換模塊、疊加模塊等,。 本系統(tǒng)是基于Xilinx公司推出的Virtex-4系列FPGA芯片進行的兩路視頻信號的疊加與輸出,，其系統(tǒng)原理框如Fig1。圖中,，V4-FPGA芯片接收由DS90CF386芯片轉(zhuǎn)換的24位LVDS數(shù)字信號和由ADV7401芯片轉(zhuǎn)換的VGA或者是PAL格式的24位的視頻信號,，經(jīng)SRAM緩存后,，使用疊加算法進行圖像的疊加，疊加完成之后經(jīng)ADV7123和DS90C386A轉(zhuǎn)換為模擬信號,，分別發(fā)送給VGA和LVDS設(shè)備,。本項目還完成了由主設(shè)備發(fā)起命令，通過SPI傳輸命令,，從設(shè)備（Virtex-4)接收命令后，實現(xiàn)了如下功能：1.SPI疊加控制 ：是否進行疊加,。2.控制疊加哪種格式的視頻PAL或VGA以及疊加哪一路視頻信號,。3.對圖像對比度和亮度進行調(diào)節(jié)，給主設(shè)備回傳從設(shè)備的當前狀態(tài),。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。