基于FPGA的高速RS譯碼器設計
所屬分類：參考設計
上傳者：aet
文檔大?。?span>281 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種基于RiBM算法的RS（255,，223）高速譯碼器設計方案,，并采用FPGA和Verilog HDL實現(xiàn)了該譯碼器,。譯碼器采用三級流水線結構實現(xiàn),，其中關鍵方程求解模塊采用RiBM算法,，具有譯碼速度快、占用硬件資源少等優(yōu)點,。仿真結果驗證了該譯碼器設計方案的有效性和可行性,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復下載不扣分,，本人上傳資源不扣分,。