基于DSP Builder的偽隨機序列發(fā)生器設(shè)計及FPGA實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：323 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：簡要分析了偽隨機序列中應(yīng)用廣泛的m序列Gold序列及平衡Gold碼的概念"原理和應(yīng)用.提出了一種基于Altera 的DSP Builder工具箱的偽隨機序列產(chǎn)生器設(shè)計方法,并通過設(shè)計實例,說明這種方法在簡化設(shè)計難度,提高設(shè)計速度和靈活性等方面的優(yōu)點和應(yīng)用價值$ 并提出了其仿真和FPGA實現(xiàn)的基本方法.
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。