基于FPGA的低成本長(zhǎng)距離高速傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>299 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：借助Altera Cyclone III FPGA的LVDS I/O通道產(chǎn)生LVDS信號(hào)，穩(wěn)定地完成了數(shù)據(jù)的高速,、遠(yuǎn)距離傳輸,。系統(tǒng)所需的8B/10B編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR),、串/并行轉(zhuǎn)換電路,、誤碼率計(jì)算模塊均在FPGA內(nèi)利用VHDL語言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本,，提高了系統(tǒng)集成度和穩(wěn)定性,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。