一種帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>353 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：基于FPGA平臺(tái)實(shí)現(xiàn)了嵌入式RISC CPU的設(shè)計(jì).根據(jù)項(xiàng)目要求,實(shí)現(xiàn)指令集為MIPS CPU指令集的一個(gè)子集,分析指令處理過程,構(gòu)建了嵌入式CPU的5級(jí)數(shù)據(jù)通路.分析了流水線產(chǎn)生的相關(guān)性問題,采用數(shù)據(jù)前推技術(shù)和軟件編譯結(jié)合的解決方案.給出了控制單元,運(yùn)算單元,指令Cache的實(shí)現(xiàn)與設(shè)計(jì).在FPGA平臺(tái)上實(shí)現(xiàn)并驗(yàn)證了CPU的設(shè)計(jì).
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。