H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>311 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器,，對原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu),。重點(diǎn)對非零系數(shù)級（level）編碼模塊進(jìn)行優(yōu)化,，采用并行處理和流水線相結(jié)合的結(jié)構(gòu)，減少了cavlc編碼的時(shí)鐘周期,，提供了穩(wěn)定吞吐量,。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA進(jìn)行實(shí)現(xiàn)驗(yàn)證，最高時(shí)鐘頻率可達(dá)158.1 MHz,，可滿足實(shí)時(shí)編碼H.264高清視頻要求
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。