基于FPGA的?？臻g管理器的研究和設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：325 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：提出了一種將堆?？臻g劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆?？臻g最小化,。采用VHDL硬件語言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的?？臻g管理器,。棧空間管理器由不同功能的邏輯模塊組成,，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。