基于FPGA的RS485接口誤碼測(cè)試儀的設(shè)計(jì)和實(shí)現(xiàn)
所屬分類(lèi)：解決方案
上傳者：aet
文檔大?。?span>292 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：介紹了一種基于FPGA的誤碼測(cè)試儀的設(shè)計(jì)原理、實(shí)現(xiàn)過(guò)程及調(diào)試經(jīng)驗(yàn),。該誤碼測(cè)試系統(tǒng)使用RS485接口,，具有原理簡(jiǎn)單、接口獨(dú)特,、功能豐富等特點(diǎn),，系統(tǒng)具有較好的可擴(kuò)展性,。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。