用FPGA實(shí)現(xiàn)SAR實(shí)時(shí)信號(hào)處理的進(jìn)一步研究
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>275 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：高時(shí)效性是SAR成像系統(tǒng)的一個(gè)關(guān)鍵性能,，要求處理的數(shù)據(jù)量大,、運(yùn)算量大和快速進(jìn)行實(shí)時(shí)處理。SAR成像運(yùn)算量主要集中在距離向和方位向的壓縮處理上,，常用的壓縮處理方案是采用高速DSP實(shí)現(xiàn),，這種方法曾被認(rèn)為是SAR實(shí)時(shí)處理的最佳硬件實(shí)現(xiàn)方案。但是,，近幾年可編程器件的發(fā)展，使得FPGA成為比DSP更為優(yōu)越的壓縮處理方式,。結(jié)合工程實(shí)踐,，介紹了采用ALTERA公司的Strat6ix系列芯片實(shí)現(xiàn)SAR實(shí)時(shí)處理機(jī)系統(tǒng)的具體設(shè)計(jì)方案。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。