基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)
所屬分類：解決方案
上傳者：chenyy
文檔大小：3897 K
標(biāo)簽： SoPC
所需積分：0分積分不夠怎么辦,？
文檔介紹：數(shù)字下變頻器（Digital Down-Converter,，DDC）是寬帶數(shù)字接收機(jī)的重要組成部分，本文基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）,。該VB-DDC結(jié)合了傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn),，實(shí)現(xiàn)了對輸入中頻信號的高效高速處理，同時(shí)可以在較大范圍內(nèi)對信號處理帶寬進(jìn)行靈活配置,。硬件調(diào)試結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。